Repaso de Arquitectura y Organización Criterios de clasificación v.2013

Transcripción

1 Repaso de Arquitectura y Organización Criterios de clasificación v.2013 William Stallings, Organización y Arquitectura de Computadores, 8ª ed, 2010 Andrew S. Tanenbaum, Organización de Computadoras, 4ª ed, 2000 John Hennessy David Patterson Arquitectura de Computadores Un enfoque cuantitativo (1ª ed, 1990, cap 1 a 5) (4ª ed, 2007, cap 1 & ap. B)

2 Arquitectura de Computadoras Contenido de la clase Introducción, repaso de Arquitectura I, bibliografía. Definición de Arquitectura de Computadoras. Prehistoria e historia de las computadoras. Clasificación según el repertorio de instrucciones. Clasificación según la organización. Clasificación según la tecnología. Clasificación según la aplicación. Objetivos de la materia. 2

3 Arquitectura de Computadoras Introducción COMPUTADORA Dispositivo electrónico, digital y programable, utilizado para el procesamiento y/o manipulación de información. Representación digital de la información. Sistemas numéricos posicionales en base 2. Operaciones aritméticas implementadas con lógica. Otros tipos de información. El programa almacenado. Arquitectura de von Neumann. Tipos de instrucciones. Codificación ISA. Organización mínima. Datapath (REG y ALU) + UC. Buses. Programas y algoritmos. Re-programabilidad vs. sistemas dedicados. Hardware vs. software. El ciclo de instrucción. Interrupciones. Sistema de entrada/salida. La jerarquía de memoria. Localidad. MMU. Cache. Programación de alto nivel y sistemas operativos. 3

4 Arquitectura de Computadoras Bibliografía básica Arq I Introducción Números Sistemas digitales Von Neumann y buses Repertorio de instrucciones Memoria Entrada/salida Sistemas operativos Arquitectura II STAL 1-2 A TANN 1 A-B NULL

5 Arquitectura de Computadoras Arquitectura II Diferentes formas de paralelismo PRIMERA PARTE: PARALELISMO DENTRO DEL PROCESADOR Arquitectura RISC, segmentación y sistema de caché Procesadores superescalares y VLIW DSP y GPU SEGUNDA PARTE: PARALELISMO ENTRE PROCESADORES Procesadores SIMD y Vectoriales Arquitecturas MIMD Clusters 5

6 Arquitectura de Computadoras Definición Diseño de computadoras LÓGICA (Software?) ISA (INSTRUCTION SET ARCHITECTURE): Diseño a nivel del lenguaje de máquina, visible para el programador o compilador. Repertorio de instrucciones, registros, tipo y tamaño de operandos, modos de direccionamiento. IMPLEMENTACIÓN (Hardware?) ORGANIZACIÓN: Estructura del bus, diseño CPU, sistema de memoria, cache, ciclo de instrucción. TECNOLOGÍA: Diseño lógico, integración, encapsulado, potencia. La arquitectura de computadoras, como otras arquitecturas, es el arte de determinar las necesidades del usuario de una estructura y luego diseñarla para satisfacer dichas necesidades tan eficientemente como sea posible dentro de ciertas limitaciones económicas y tecnológicas. Frederick P. Brooks, IBM,

7 Ejemplos Aplicación de procesamiento de señales: La ARQUITECTURA, dispone de MAC, MUL o nada? (ISA); cuántos ciclos demora? (ORG); cuál es la frecuencia de trabajo/consumo de potencia? (TEC). Procesadores Intel Dos procesadores con idéntica ISA pero diferente ORG: Celeron y Celeron D. Dos procesadores con idénticas ISA y ORG, pero diferente tecnología: Celeron 1GHz y Celeron 2.8GHz. Dos procesadores con diferentes ISA, ORG y Tecnología: Celeron e Itanium. ERROR COMÚN Suponer que dos procesadores con idéntica ISA se pueden comparar por su reloj OTROS EJEMPLOS Computadora óptica (cambiando Tec puedo mantener la ISA y ORG) Computadora analógica (cambia ORG) 7 Computadora vectorial (cambia ISA y ORG)

8 Arquitectura de Computadoras Prehistoria: arq de 8/16 bits 4004 (4-bit 640B) (8-bit 16KB) (8-bit 64KB) (16-bit 16MB) (8/16-bit) (8-bit 64KB) (16/32-bit 16MB) (8/16-bit) 1982 IBM PC Apple II/Mac Personal Computer 8

9 Arquitectura de Computadoras Historia: arq de 32 bits Después de 30 años de existencia de las computadoras y 10 de los microprocesadores [Null, Cap 1], se produce un renacimiento de la Arquitectura en la década del 80, principalmente por dos motivos: LENGUAJES DE ALTO NIVEL: Desaparece la programación en assembler, por lo tanto no es necesaria la compatibilidad de código objeto. SISTEMAS OPERATIVOS: Se reducen el costo y el riesgo de lanzar al mercado una nueva arquitectura. Nacimiento de las nuevas Arquitecturas RISC: ILP (pipeline + superescalares) CACHE Crecimiento sostenido durante 20 años (ley de Moore) 9

10 Número de transistores por integrado. Duplica cada dos años, crecimiento exponencial sostenido. 10

11 Capacidad de los discos rígidos para PC (en GB) Crecimiento exponencial sostenido. 11

12 Performance relativa a VAX-11 (1978) Crecimiento exponencial sostenido ( ). Luego desaceleración (a pesar de que tanto la densidad de transistores como el resto de las tecnologías acompañaron). El aumento del número de transistores no repercute directamente en la performance. 12 Depende de los avances en ARQUITECTURA, tanto en hardware como en software.

13 Arquitectura de Computadoras Clasificaciones Según la arquitectura del repertorio de instrucciones (ISA) Según la organización Según la tecnología Según la aplicación 13

14 Arquitectura de Computadoras Clasificación a nivel lenguaje de máquina (ISA) 1. Clase: Número y almacenamiento de operandos. Además de memoria, dónde? Utilización de registros. 2. Direccionamiento de memoria. Byte ordering (endianness). Alineación. 3. Modos de direccionamiento. Cantidad. Puede cualquiera de los operandos estar en memoria? 4. Tipo y tamaño de los operandos. 5. Tipos y variedad de operaciones. 6. Control de flujo. ORTOGONALIDAD Todos los modos de direccionamiento y todos los tipos de datos disponibles para todas las instrucciones. Gran ventaja para los compiladores. 7. Codificación del repertorio de instrucciones Interrupciones y modos privilegiados (user, supervisor,protected).

15 Clasificación a nivel lenguaje de máquina Almacenamiento de operandos Add A,B,C TAXONOMÍA DE PATTERSON: PILA, ACC, R-M, R-R, M-M 15

16 Clasificación a nivel lenguaje de máquina Número de operandos 16

17 17

18 EJEMPLO: Velocidad vs. Densidad de código Analizaremos el impacto de dos problemas diferentes: M3 = M1 + M2 Bn = (An + An 1)/2 Suma de dos enteros Filtro en punto fijo Sobre tres arquitecturas diferentes: MM Arquitectura Memoria-Memoria RM Arquitectura Registro-Memoria RR Arquitectura Registro-Registro 18

19 M3 = M1 + M2 MM ADD M1,M2,M3 9c F D CO1 TR1 C02 TR2 E CO3 TR3 = 9c RM LOAD R1,M1 ADD R1,M2 STORE R1,M3 (5c) LOAD: F D CO TR = 4c 13c ADD: F D CO TR E = 5c RR LOAD R1,M1 LOAD R2,M2 ADD R1,R2,R3 STORE R3,M3 (3c) 15c LOAD: F D CO TR = 4c ADD: F D E = 3c 19

20 M3 = M1 + M2 Bn = (An + An 1)/2 MM ADD M1,M2,M3 9c MM ADD An,An 1,Bn DIV Bn,#2,Bn 18c F D CO1 TR1 C02 TR2 E CO3 TR3 = 9c RM LOAD R1,M1 ADD R1,M2 STORE R1,M3 (5c) 13c LOAD: F D CO TR = 4c RM LOAD R1,An 1 ADD R1,An DIV R1,#2 STORE R1,Bn (5c) (5c) 18c ADD: F D CO TR E = 5c RR LOAD R1,M1 LOAD R2,M2 ADD R1,R2,R3 STORE R3,M3 (3c) LOAD: F D CO TR = 4c ADD: F D E = 3c 15c RR LOAD R1,An ADD R1,R2,R3 DIV R3,#2,R3 STORE R3,Bn ADD R1,#0,R2 (3c) (3c) (3c) 17c 20

21 M3 = M1 + M2 Bn = (An + An 1)/2 MM 1 ADD M1,M2,M3 9c MM ADD An,An 1,Bn DIV Bn,#2,Bn 18c 1 F D CO1 TR1 C02 TR2 E CO3 TR3 = 9c RM 3 LOAD R1,M1 ADD R1,M2 STORE R1,M3 (5c) 13c LOAD: F D CO TR = 4c RM LOAD R1,An 1 ADD R1,An DIV R1,#2 STORE R1,Bn (5c) (5c) 18c 2 ADD: F D CO TR E = 5c RR 4 LOAD R1,M1 LOAD R2,M2 ADD R1,R2,R3 STORE R3,M3 (3c) LOAD: F D CO TR = 4c ADD: F D E = 3c 15c RR LOAD R1,An ADD R1,R2,R3 DIV R3,#2,R3 STORE R3,Bn ADD R1,#0,R2 (3c) (3c) (3c) 17c

22 Clasificación a nivel lenguaje de máquina Modos de direccionamiento 22

23 Clasificación a nivel lenguaje de máquina Repertorio de instrucciones Todas las arquitecturas disponen de un repertorio compuesto al menos por las tres primeras categorías. 23

24 Clasificación a nivel lenguaje de máquina Tipo y tamaño de operandos Arquitecturas con operandos de 8, 16, 32 o 64 bits. Operandos enteros y/o punto flotante (simple y doble precisión). RISC vs CISC (largo fijo vs. variable) CODIFICACIÓN DEL SET DE INSTRUCCIONES Tamaño de los programas Implementación del procesador (ORG+TECH) 24

25 Arquitectura de Computadoras Clasificación según la organización Estructura interna de la CPU La unidad de control (microprogramada vs. cableada) El camino de los datos (Datapath = Registros + ALU) El ciclo de instrucción, segmentación Escalaridad Cache de datos e instrucciones CPI, latencia Productividad (throughput) PARALELISMO... 25

26 Clasificación según la organización CU & Datapath 26

27 Clasificación según la organización Registros Para llevar a cabo el ciclo de instrucción (CAPTACIONDECODIFICACION-EJECUCION-INTERRUPCION) la CPU necesita registros de almacenamiento temporario. Registros visibles a) Usos generales: pueden utilizarse en cualquier operación. b) Uso específico: para datos o direcciones (ej. puntero de segmento). Registros de control PC (puntero), IR (instrucción), MAR (dirección) y MBR (datos) Registros de estado PSW (program status word) 27

28 Clasificación según la organización El ciclo de instrucción MEMORIA CAPTACION DE CAPTACION DE LA INSTRUCCION LA INSTRUCCION F D UC DECODIFICACION DECODIFICACION ALU CALCULO DIR CALCULO DIR DEL OPERANDO DEL OPERANDO CO MEMORIA CAPTACION DEL CAPTACION DEL OPERANDO OPERANDO FO ALU EJECUCION DE EJECUCION DE LA INSTRUCCION LA INSTRUCCION E 28

29 Arquitectura de Computadoras Clasificación según la TECNOLOGÍA Tecnologías que condicionan el diseño de la ISA: Circuitos integrados (densidad de transistores 55%/año) DRAM semiconductora (densidad celdas 40-60%/año) Discos magnéticos (capacidad 100%/año) Networking (ancho de banda 100%/año) La ISA debe sobrevivir a lo largo de ciclos de 5 años (2 de diseño de producción). 29

30 Tecnología de integración Tecnología del proceso CMOS (½ celda DRAM, expected average halfpitch of a memory cell). 180 nm 180 nm 130 nm 130 nm 90 nm 90 nm 65 nm 65 nm 45 nm 45 nm 32 nm 32 nm 22 nm 22 nm 16 nm 16 nm 11 nm 11 nm ? 2014? 2015? 2015? PII PII PIII PIII P4 y PPC P4 y PPC Core2, PS3 Core2, PS3 Xeon, PS3slim, Power7 Xeon, PS3slim, Power7 Core i3 i5, AMD FX Core i3 i5, AMD FX Core i7 Core i7 LIMITE? gate 5 nm LIMITE? gate 5 nm tunneling tunneling nanoelectrónica nanoelectrónica Un elemento más pequeño implica mayor cantidad de transistores disponibles, conmutación más rápida, menor energía y menor temperatura. 30

31 Tecnología de integración (cont) Límites al tamaño del intregrado: Potencia (max ~70W) Yield del waffer (cuántos fallan) Encapsulado (número de patas) Condiciona la cantidad disponible de transistores. Compromiso entre: CU (cantidad de instrucciones y modos de direccionamiento) Registros (cantidad y tamaño) ALU (funcionalidad, fp?) CACHE 31

32 Function Transistor count DOBLA CADA DOS AÑOS NOT BUF NAND 2-input NOR 2-input AND 2-input OR 2-input NAND 3-input NOR 3-input XOR 2-input XNOR 2-input MUX 4-input Adder full Latch, D gated

33 Intel 8086 Intel ,000 29, Intel Intel 3 μm 3 μm 33 mm² 33 mm² Motorola , Motorola 4 μm 44 mm² Intel Intel Intel Pentium 134, ,000 1,180,235 3,100, Intel Intel Intel Intel 1.5 µm 1.5 µm 1 µm 0.8 µm 49 mm² 104 mm² 173 mm² 294 mm² ARM 7 600, ARM Pentium II Pentium III Pentium 4 7,500,000 9,500,000 42,000, Intel Intel Intel 0.35 µm 195 mm² 0.25 µm 128 mm² 180 nm 217 mm² Itanium 2 Cell 592,000, ,000, Intel IBM 130 nm 432 mm² 90 nm 221 mm² Core 2 Duo 291,000, Intel 65 nm 143 mm² ARM Cortex-A9 26,000, ARM Xeon Phi GK110 Kepler Virtex-7 5,000,000,000 7,080,000,000 6,800,000, Intel NVIDIA Xilinx 22 nm 28 nm 28 nm 561 mm² Memoria: 1 bit = 1 FF = 8 transistores 16GB = 128,000,000,000 transistores (memorias flash, pendrive?)

34 Arquitectura de Computadoras Clasificación según la aplicación Por qué existen arquitecturas tan diferentes? Cuál es mejor? DISCUSIÓN: Equivalente con la industria automotriz. Diseño de alto rendimiento SERVERS ($5K) [cómputo masivo, gráficos] Availability, reliability, scalability, throughput. Diseño de bajo costo EMBEDDED SYSTEMS ($50) [consolas, switches] Minimización de memoria y potencia. Diseño costo/rendimiento DESKTOP ($500) [debe incluir sw!] Marketing vs. rendimiento, información incompleta o vaga, medidas inapropiadas, recurrir a la popularidad. 34

35 Móvil: ARM Celulares y reproductores multimedia Consolas de mano Tablets y PDA Desktop: Intel/AMD PC, laptop. High Performance: IBM POWER Servidores para cálculo masivo Consolas de juego de 7ª generación 35

36 Consolas de juego Año Bits 4ta Generación b 5ta Generación b 6ta Generación b 7ma Generación b SEGA Sega Génesis Motorola Sega Saturn Hitachi SupeH RISC Sega Dreamcast Hitachi SuperH RISC NINTENDO Super Nintendo WDC W65C816 Nintendo 64 MIPS R4200 Nintendo Gamecube POWER Gekko Nintendo Wii POWER Broadway PlayStation MIPS 3000 PlayStation II Emotion Eng. (MIPS) PlayStation III POWER Cell Xbox Pentium III Xbox 360 POWER Xenon DVD Ethernet PIII/PIV/AMD K7 Bluray WiFi Core/ADM64 SONY MICROSOFT Soporte Conectividad Equiv Cartridge IBM POWER Broadway 90nm Xenon 65nm Cell 45nm CD PII/PowerPC 730MHz 3.2GHz 3.2GHz Gekko?? 3 PPE simétrico 1 PPE + 7 SPE 36

37 Arquitectura de Computadoras RESÚMEN SW Arquitectura de computadoras HW DISEÑO DEL REPERTORIO DE INSTRUCCIONES (ISA) Implementación ORGANIZACION TECNOLOGIA 37

38 PRÁCTICA DE REPASO Arquitecturas ARM CLASIFICAR, SEGÚN LOS CRITERIOS EXPUESTOS, LOS PROCESADORES ARM7, ARM7TDMI, ARM9, ARM11 ARM Cortex-A, ARM Cortex-M0/1/3/4, ARM Cortex-R Resumen de los repertorios de instrucciones de los diferentes Cortex-M y datapath del ARM7 (Wikipedia) 38

39 PRÁCTICA DE REPASO PowerPC vs. Pentium 39

40 40