BUSES. Una comunicación compartida Un conjunto de cables para comunicar múltiples subsistemas. Memoria

Transcripción

1 BUSES UPCO ICAI Departamento de Electrónica y Automática 1 Qué es un bus? Una comunicación compartida Un conjunto de cables para comunicar múltiples subsistemas Procesador Control Datapath Memoria Entrada Salida El bus es un herramienta fundamental para construir grandes y complejos sistemas UPCO ICAI Departamento de Electrónica y Automática 2

2 Ejemplo: organización de un PC del procesador PCI Otros buses de entrada/salida IDE USB ISA UPCO ICAI Departamento de Electrónica y Automática 3 Pros y Contras de los buses Ventajas: Flexibilidad del sistema Facilidad para añadir nuevos componentes Mover periféricos entre ordenadores que comparten el mismo bus Economía Las mismas conexiones compartidas por múltiples componentes Manejar la complejidad partiendo el diseño: divide y vencerás Desventajas Crea un cuello de botella Todo pasa a través del bus El ancho de banda del bus limita la velocidad en las transacciones entre los componentes del sistema Velocidad máxima limitada Longitud del bus Número de dispositivos conectables Flexibilidad para soportar diferentes tipos de dispositivos Más flexible: más lento UPCO ICAI Departamento de Electrónica y Automática 4

3 Organización física de un bus Líneas de control Organizar las transferencias de datos entre los dispositivos conectados al bus Indicar qué tipo de información circula por el bus de datos Líneas de datos Llevar la información desde la fuente al destino. Datos y direcciones (bus de datos y bus de direcciones). Comandos complejos Líneas de Control Líneas de datos UPCO ICAI Departamento de Electrónica y Automática 5 Organización de la comunicación del bus Maestro/esclavo Una transacción a través del bus incluye dos partes: Petición de operación a través de un comando El comando lleva asociada una dirección para indicar a qué dispositivo va dirigido Transferencia del dato El maestro es quién inicia la transacción en el bus mandando el comando ( y la dirección si es necesario). El esclavo es el que responde al maestro enviando el dato al maestro o recibiéndolo del maestro En los casos sencillos de entrada/salida el procesador es el maestro (El comando es simplemente la dirección, R/W y CS). Maestro del bus Maestro envía comando Dato va en uno de los sentidos Esclavo del bus UPCO ICAI Departamento de Electrónica y Automática 6

4 Tipos de buses en el ordenador de conexión CPU-Memoria Cortos y de alta velocidad A la medida del procesador y la memoria Maximizar el ancho de banda Optimizados para transferencias de bloques de caché de entrada/salida Más largos y lentos Estándar Pensados para conectar un amplio rango de periféricos Cuando esos periféricos se agrupan en grupos con necesidades semejantes aparecen diferentes tipos de bus Ejemplo: del bus PC original a ISA, PCI, AGP, USB Adaptadores entre buses UPCO ICAI Departamento de Electrónica y Automática 7 Ordenador con un solo bus El bus (backplane) es usado para comunicar Procesador con la memoria Procesador con dispositivos de entrada/salida Ventajas: simple y barato Desventajas: lento, es el mayor cuello de botella del sistema Ejemplo: IBM PC XT /AT Procesador Backplane Memoria Dispositivos de Entrada/Salida UPCO ICAI Departamento de Electrónica y Automática 8

5 PC-XT original Conector PC XT UPCO ICAI Departamento de Electrónica y Automática 9 Organización Placa Madre 8088 y PC-XT (ISA) CPU PC-XT UPCO ICAI Departamento de Electrónica y Automática 10

6 Ordenador con dos tipos buses de I/O que conectan con el bus principal del sistema (CPU memoria) a través de adaptadores Un bus de alta velocidad para conectar CPU, memoria y adaptadores a otros buses de I/O a la medida de los periféricos Ejemplo: Apple Macintosh-II Nu: procesador, memoria y dispositivos ultrarrápidos. SCSI: resto de dispositivos procesador-memoria Procesador Adaptor Adaptor Adaptor Memoria I/O I/O I/O UPCO ICAI Departamento de Electrónica y Automática 11 Ordenador con tres tipos de buses Liberar el bus de la CPU memoria de la Entrada/Salida entre CPU, memoria y un sólo adaptador de entrada/salida de alta velocidad para conectar diferentes tipos de periféricos o adaptadores con buses de más baja velocidad. Actualmente es el bus PCI Diferentes bus de entrada/salida según necesidades procesador memoria Procesador Memoria Backplane Adaptor Adaptor Adaptor I/O I/O UPCO ICAI Departamento de Electrónica y Automática 12

7 Organización de buses en un PC actual UPCO ICAI Departamento de Electrónica y Automática 13 Chipset y buses UPCO ICAI Departamento de Electrónica y Automática 14

8 Organización física UPCO ICAI Departamento de Electrónica y Automática 15 Otra organización: Compact PCI CPU CompactPCI Backplane con conectores para tarjetas CompactPCI UPCO ICAI Departamento de Electrónica y Automática 16

9 Cómo se define un bus? Nivel mecánico Conexión física, cables, conectores, tamaño de las placas, etc. Nivel eléctrico Circuito eléctrico equivalente de los dispositivos que se conectan al bus: tensiones, corrientes, impedancias. Nivel lógico Equivalencia entre los valores eléctricos y los valores lógicos Nivel de temporización básica Establece los cronogramas para la realización de un ciclo de bus Nivel de transferencia elemental Transferencia de un dato elemental por el bus Nivel de transferencia de bloque Bloque de información estándar (IEEE) y estándar de facto (fabricantes) UPCO ICAI Departamento de Electrónica y Automática 17 Nivel mecánico: Ejemplo de conectores UPCO ICAI Departamento de Electrónica y Automática 18

10 Temporización: Síncrono/Asíncrono síncronos Una línea del control es el reloj Todo ocurre a ritmo del reloj: la temporización es fija Ventajas Muy rápido y necesita poco hardware Desventajas Todo dispositivo debe funcionar a la velocidad del reloj Corto para que no haya clock skew asíncronos No hay reloj (No hay problema de clock skew) Se puede acomodar a dispositivos de diferentes velocidades Necesita de un protocolo de handshake Maestro avisa a esclavo para realizar una operación Esclavo avisa a maestro que ha realizado la operación Más lentos y complejos UPCO ICAI Departamento de Electrónica y Automática 19 Ejemplo de operación síncrona/asíncrona Síncrona Asíncrona UPCO ICAI Departamento de Electrónica y Automática 20

11 Más sobre temporización: Ciclo de bus de ciclo completo El bus está ocupado mientras dura una transferencia elemental entre dos dispositivos El bus puede estar ocupado mucho tiempo esperando a que un periférico responda de ciclo partido El tiempo del bus se divide en slots de tiempo para poder compartir varias operaciones de bus entre diferentes periféricos Ejemplo: En un slot el maestro mada un comando para un periférico En el siguiente, en vez de esperar la respuesta del periférico, manda un comando para otro A continuación espera, o ya recoge el resultado del primer comando Es llevar el pipeline al bus Muy complejo de gestionar UPCO ICAI Departamento de Electrónica y Automática 21 Ejemplo de ciclo de bus completo/ ciclo partido Ciclo de bus completo Ciclo de bus partido (pipelined bus) UPCO ICAI Departamento de Electrónica y Automática 22

12 Tamaño del bus: multiplexado/demultiplexado Separado o demultiplexado Direcciones y datos son enviados en el mismo ciclo de bus Problema del número de líneas Multiplexado Primero se envían las direcciones y después los datos Direcciones y datos comparten el mismo bus Menor coste Más complejo UPCO ICAI Departamento de Electrónica y Automática 23 Cronograma de un bus multiplexado UPCO ICAI Departamento de Electrónica y Automática 24

13 Tamaño del bus: grado de paralelismo Paralelo La información circula en grupos de bits Esquema visto hasta ahora Más cerca de la CPU: mayor número de líneas en paralelo El ancho de banda depende de la velocidad y del número de líneas en paralelo Serie La información circula bit a bit entre dispositivos UPCO ICAI Departamento de Electrónica y Automática 25 Transferencial elemental: Control del bus Caso de un solo maestro: Caso simple visto Varios posibles maestros Varias CPUs que comparten un mismo sistema de memoria Arbitraje para que en cada momento haya un solo maestro. Centralizado Un arbitro único Distribuido Cada dispositivo tiene un árbitro que puede tomar el control del bus Ejemplo: Ethernet UPCO ICAI Departamento de Electrónica y Automática 26

14 Tipos de arbitraje centralizado Daisy-chain Paralelo UPCO ICAI Departamento de Electrónica y Automática 27 Opciones en los buses Opción Ancho del bus Ancho del dato Transferencia de datos Maestros del bus Reloj Protocolo de altas prestaciones Líneas de datos y direcciones separadas Ancho máximo (32 bits, 64 bits) Ráfaga Múltiples Síncrono Pipeline Bajo coste Líneas de datos y direcciones multiplexadas Ancho mínimo (menos líneas: más barato) 1 bit, 8 bits Dato a dato Uno Asíncrono Serie UPCO ICAI Departamento de Electrónica y Automática 28

15 Comparación a nivel de ancho de banda de buses UPCO ICAI Departamento de Electrónica y Automática 29 Más datos de comparación entre buses UPCO ICAI Departamento de Electrónica y Automática 30

16 Cuestiones sobre buses PLUG&PLAY (PnP) Detección automática de dispositivos e incorporación funcional al nivel de sistema operativo. Problemas de los sistemas no PnP Configuración manual (jumpers) Configuración mediante programa propio del fabricante Recursos únicos y predeterminados para cada periférico (ej: interrupciones, canal DMA) Colisiones entre dispositivos. Componentes de un sistema Pnp Tarjetas PnP PnP BIOS PnP Drivers PnP SO PnP Diseño de un sistema sencillo PnP UPCO ICAI Departamento de Electrónica y Automática 31