Divisor de Frecuencias en Hardware Evolutivo

Tamaño: px
Comenzar la demostración a partir de la página:

Download "Divisor de Frecuencias en Hardware Evolutivo"

Transcripción

1 Divisor de Frecuencias en Hardware Evolutivo Christian José Devia 1 christiandevia@hotmail.com José Marcio Luna 2 marciol@terra.com.co Alvaro Betancourt MIng, MSc 3 abetancourt@udistrital.edu.co RESUMEN En el presente articulo se describe el desarrollo de una plataforma experimental en hardware evolutivo (Evolvable Hardware, EHW) dentro del proyecto DEEP (Development of an Experimental Evolvable Hardware Platform). Se expone el análisis de los primeros resultados obtenidos durante la evaluación de la plataforma a través de la implementación de un divisor de frecuencias evolutivo. Palabras Claves Hardware Evolutivo, Algoritmos Genéticos, Divisor de Frecuencia, FPGA. 1 Estudiante. Universidad Distrital. Facultad de Ingeniería. Miembro Grupo LAMIC 2 Estudiante. Universidad Distrital. Facultad de Ingeniería. Miembro Grupo LAMIC 3 Profesor. Universidad Distrital. Facultad de Ingeniería. Director Grupo LAMIC

2 ABSTRACT This abstract is aimed at describing the development of an experimental platform within evolvable hardware (EHW) along de DEEP (Development of an Experimental Evolvable Hardware Platform) project, as well as presenting the analysis of the outcomes reached from the platform evaluation through the implementation of an evolvable frequency divider. Key Words Evolvable Hardware, Genetic Algorithms, Frequency Divider, FPGA. I. INTRODUCCIÒN En los últimos años, las estrategias bioinspiradas han tomado fuerza en el campo de la ingeniería. Es así como surgen ramas de estudio como la computación evolutiva [1,2,3,4] que imita operadores naturales como la selección, el cruce y la mutación de criaturas para resolver complejos problemas multivariables de forma heurística. Esto, complementado con los últimos desarrollos en dispositivos lógicos programables como las FPGAs (Field Programmable Gate Array) han dado lugar a una novedosa disciplina llamada Hardware Evolutivo (Evolvable Hardware, EHW) [5,6,7]. El EHW es un acercamiento moderno al diseño de circuitos complejos y a la construcción de hardware adaptativo. Varias de las dimensiones del EHW están en pleno proceso de exploración.

3 El proyecto DEEP (Development of an Experimental Evolvable Hardware Platform), se presenta como una propuesta que da comienzo a la experimentación en este novedoso campo dentro de la Universidad Distrital, con el fin de realizar pruebas de tipo académico que permitan examinar su aplicabilidad en el entorno local. El presente artículo se organiza como sigue: La sección 2, ilustra la metodología utilizada en el desarrollo de la plataforma experimental en EHW, se describen los dos procesos paralelos de diseño que implican un desarrollo de una celda evolutiva sobre FPGA y una librería de instrumentos virtuales que implementan los algoritmos genéticos. En la sección 3 se expone el modo como dichos procesos operan conjuntamente. En la sección 4 se evalúa el desempeño de la plataforma frente al problema concreto de un divisor de frecuencias evolutivo. Se desarrollan una serie de ejemplos cuya finalidad es exponer la incidencia de los operadores genéticos sobre la arquitectura hardware adoptada en la plataforma. Finalmente en la sección 5 se presentan las conclusiones. II. METODOLOGÌA Para llevar a cabo el experimento sobre la FPGA, se hizo necesario el diseño de una plataforma experimental en EHW. Dicho diseño se compone de dos partes fundamentales:

4 Desarrollo de una librería de instrumentos virtuales (Virtual Instruments, VI) orientada al diseño, ejecución y evaluación de algoritmos genéticos (AG) bajo el lenguaje de programación gráfica Labview. Diseño de una matriz de celdas evolutivas adecuada para la FPGA, que facilite el monitoreo de la evolución y las conexiones físicas al interior del dispositivo Librería de Instrumentos Virtuales para Algoritmos Genéticos: La librería presenta operadores específicos, seleccionados entre las principales estrategias evolutivas reportadas y aplicadas en problemas de ingeniería [2, 4], por lo tanto, se cuenta con una variedad de soluciones que abarcan una buena cantidad de problemas mediante la combinación de diferentes VIs, y por ende de diferentes estrategias de evolución. En el VI de generación de población inicial se determinan parámetros de codificación de los individuos, la cual, puede ser de tipo binaria, octal, hexadecimal o decimal, facilitando el proceso de experimentación con diversos tipos de cadenas [4]. Asimismo, los operadores de selección (por ruleta y por muestreo estocástico), cruce (con puntos de cruce variable) y mutación (uniforme y no uniforme) [1,2,4], poseen muchas prestaciones, de tal forma que el usuario accede a diversas opciones para diseñar el AG que mejor se acomode a sus necesidades.

5 Esta librería ha sido puesta a prueba en la solución de algunos problemas de evolución de software como maximización en funciones bidimensionales con funciones senoidales moduladas, minimización de la función de Ackley y coincidencia de palabras [4], donde se han obtenido buenos resultados en cuanto a precisión en las respuestas, tiempos de convergencia y facilidades de operación hacia el usuario. Esto último se refleja en la interfaz gráfica que dadas las prestaciones de Labview, conducen a que sea muy amigable para el operador y además permite realizar cambios de parámetros fácilmente Diseño de una Matriz de Celdas Evolutivas sobre FPGA. El circuito evolutivo fue especificado mediante lenguaje de descripción de hardware, VHDL y programado en una FPGA XC4000 de Xilinx [8, 9, 10]. Consiste en una matriz de cuatro celdas y una memoria RAM que contiene las palabras de programación e interconexión de las celdas como se puede observar en la figura 1. La arquitectura de celda se diseñó de tal forma que mediante un gran número de operaciones lógicas, el proceso evolutivo se lleva a cabo de forma fácil al interior del dispositivo hardware. Cada celda cuenta con tres unidades lógicas, un flip-flop tipo T y un conjunto de multiplexores. Una celda lógica puede realizar 16 operaciones diferentes, determinadas por la palabra de control proveniente de la RAM. Para su programación se requieren 16 bits, lo cual lleva a que el circuito

6 evolutivo quede determinado por una palabra de programación de 64 bits. La figura 2 ilustra el diagrama de la celda propuesta. Figura 1. Diagrama esquemático del circuito evolutivo. La tabla 1 muestra las operaciones de la unidad lógica : Tabla 1. Tabla de operaciones de la Unidad Lógica. Código Operación Código Operación a and b 1 a nor b 9 a xorn b 2 a and b A B 3 not a B a or b 4 a and b C A 5 not b D a or b 6 a xor b E a or b 7 A nand b F 1

7 La figura 3 ilustra las conexiones internas finales dentro de la FPGA. Figura 2. Diagrama esquemático de una celda. Figura 3. Esquema de conexiones internas dentro de la FPGA Funcionamiento Conjunto de la Plataforma Los módulos de hardware y software descritos anteriormente, trabajan en forma conjunta permitiendo así la evolución intrínseca de hardware mediante la utilización de un AG. El AG maneja una población fija de individuos de 64 bits, codificados en cadenas hexadecimales, los cuales, son descargados a la FPGA por puerto paralelo [11], para ello se implementó un protocolo de nivel físico que garantiza la sincronía en la transferencia de datos en las dos direcciones del puerto. De esta forma, cada individuo modifica el comportamiento del circuito evolutivo produciendo una salida específica, la cual es realimentada hacia el computador para su posterior análisis en el AG.

8 Dependiendo del problema planteado se diseña un VI de aptitud, cuya función es tomar la señal de salida de la FPGA y determinar que tan apto resulta el individuo de acuerdo con la solución que aporte su fenotipo. Es decir, dentro de la FPGA se decodifica del genotipo del individuo en su fenotipo. Este dato de aptitud, permite escoger de manera probabilística, a qué individuos durante cada generación le serán aplicados los diversos operadores evolutivos y genéticos. III. IMPLEMENTACIÓN DE UN DIVISOR DE FRECUENCIAS EVOLUTIVO La primera propuesta de prueba, para la plataforma experimental en EHW, consiste en llevar a cabo la evolución de un divisor de frecuencias, que partiendo de un tren de pulsos de referencia en la entrada del sistema, permita conseguir arquitecturas digitales que resulten en señales de salida con frecuencias múltiplos de la original. Dichos múltiplos, por tratarse de un divisor de frecuencias, deben encontrarse en un rango comprendido entre 0 y 1. Para todos los experimentos llevados a cabo la señal de entrada consiste en un tren de pulsos a 60 Hz generado dentro de la FPGA Divisor de Frecuencias a ½ de la frecuencia de entrada Para este caso se busca obtener la arquitectura necesaria para originar una señal de 30 Hz a partir de la señal de 60 Hz de entrada al sistema. Dado que el espacio solución del problema en este caso es grande, se puede concluir que la respuesta

9 deseada puede darse a través de varios individuos, por lo que el problema puede tener muchas soluciones. Evolución divisor de frecuencias Factor=0.5, Población=5, Mutación=10-0%, Cruce=25% Función de error Función Promedio Función Más Apto Función Menos Apto Generaciones Figura 4 Curva de error, Evolución divisor de frecuencias con factor 1/2. Los parámetros (Factor (de frecuencia) = 0.5, Población (Número de individuos) = 5, Mutación (probabilidad) = 10-0%, Cruce (probabilidad) = 25%) del algoritmo genético y los resultados de la evolución se muestran en la figura 4. De estos resultados se observa que a partir de la generación 20, la función de error del mejor individuo alcanza el mínimo, conduciendo al resto de la población hacia la optimización de sus valores de aptitud (que en este caso es inversamente

10 proporcional a la función error), como lo demuestra la curva evolutiva promedio de la población y la curva del individuo menos apto. Para esta prueba el porcentaje de mutación disminuye conforme se avanza en la evolución. A este tipo de mutación se le conoce como mutación no uniforme y se sigue de la ecuación: b t Pm ( t ) = Po 1 (1) donde: T (t) P m Porcentaje de mutación en la generación t Po Porcentaje de mutación inicial t Generación en curso T Número total de Generaciones a evolucionar b Factor de linealidad de la función (para este ejemplo particular su valor es b=1) Obsérvese la rápida convergencia de este primer experimento. Esto se debe, a que como se había afirmado antes, el espacio solución es amplio, es decir, muchos individuos pueden llevar a la solución de 0,5 veces la frecuencia de entrada. La secuencia numérica hexadecimal que conforma el genotipo del mejor individuo, la señal obtenida y el circuito equivalente interno evolucionado se ilustran en la figura 5:

11 Genotipo = 384C871E51CB4D46h (a) (b) Figura 5 a) Señal obtenida. b)circuito equivalente del divisor de frecuencias con factor 1/2 Como puede notarse, el circuito no es óptimo, pues para estas pruebas la función de aptitud es independiente de los recursos utilizados dentro de la FPGA Puede apreciarse que la presencia del flip-flop tipo T con su entrada T en alto y la señal de 60Hz a la entrada de reloj, es la base principal para la división de frecuencias a la mitad Divisor de Frecuencias a ¼ de la frecuencia de entrada Se presenta un problema de mucha mayor complejidad que el divisor de frecuencias a ½ de la frecuencia de entrada, ya que el espacio solución es muy reducido frente al espacio de exploración del algoritmo, es decir, que existe un menor número de soluciones posibles que satisfagan el problema, y sin embargo, el algoritmo tiene el mismo número de alternativas para explorar. En este caso se procede basándonos en [12] a ejecutar solo los operadores de selección, mutación

12 y reproducción (dejando de lado el operador cruce), para examinar la conducta del proceso evolutivo. Los valores de los parámetros del algoritmo se muestran en la figura 6, con el comportamiento temporal del mismo: Evolución División de Frecuencias, Factor = 0.25, Población = 5, Mutación = 12.5%, Cruce = 0% 120 Función Más Apto Función Menos Apto Función Promedio 100 Función de Error Generaciones Figura 6 Curva de error, evolución divisor de frecuencias con factor 1/4 Obsérvese como la evolución tarda cerca de 235 generaciones en converger a una respuesta cuando la población es pequeña (5 individuos), puesto que los individuos carecen de variedad. Se puede notar un ruido latente a lo largo de la curva de la función de error promedio, debido a la ausencia de cruce, puesto que el cruce contribuye a la explotación de soluciones [4]. Esto, probablemente puede resultar perjudicial para

13 la convergencia del algoritmo ya que el mejor individuo está propenso a mutar de tal forma que se pierda la solución que brinda su genotipo. La secuencia numérica hexadecimal que conforma el genotipo del mejor individuo, la señal obtenida y el circuito equivalente interno evolucionado se ilustran en la figura 7: Genotipo=CFC8DDE955600FD5h (b) (a) Figura 7 a) Señal obtenida. b)circuito equivalente del divisor de frecuencias con factor 1/4 Como era de esperarse, la división a ¼ de frecuencia ha encontrado una arquitectura consistente en dos flip-flops consecutivos, que para los propósitos del experimento resultan en un circuito que utiliza menor cantidad de recursos, y corresponde a una de las arquitecturas de división de frecuencias más sencillas que se pueden emplear.

14 Posteriormente, se obtuvo una mejoría dividiendo frecuencias a ¼ en el desempeño de la plataforma, incrementando el tamaño de la población a 15 individuos e introduciendo el operador cruce. Esto se puede visualizar en la figura 8: Evolución División de Frecuencias, Factor = 0.25, Población = 15, Mutación = 10-0%, Cruce = 25% Función de Error Función Promedio Función Más Apto Función Menos Apto Generaciones Figura 8 Curva de error, evolución divisor de frecuencias con factor 1/4. Se tiene una notable mejoría en la convergencia del algoritmo. Nótese que nuevamente la mutación obedece a la ecuación (1), pero esta vez, el factor de linealidad es b=2, lo que ayuda a preservar la solución obtenida en la generación 14, al reducir de manera cuadrática la probabilidad de mutación conforme transcurren las generaciones. A su vez debe observarse cómo la convergencia se logra mucho antes (generación 14 frente a generación 235), ya que la heterogeneidad y número de la población inicial incrementa la capacidad de exploración del algoritmo.

15 La secuencia numérica hexadecimal que conforma el genotipo del mejor individuo, la señal obtenida y el circuito equivalente interno evolucionado se ilustran en la figura 9: Genotipo=A4CECAA47996C7D8h (a) (b) Figura 9 a) Señal obtenida. b)circuito equivalente del divisor de frecuencias con factor 1/4 Debe notarse en el fenotipo que el ciclo útil de la señal de salida en este caso no corresponde al ciclo útil de la señal de entrada. Esto ocurre porque el algoritmo genético únicamente trabaja en función de la frecuencia requerida en la señal de salida, pero no tiene en cuenta el ciclo útil de la misma con respecto a la de entrada. Sin embargo, aunque el procedimiento de mutación del ejemplo anterior haya dado con una solución con un ciclo útil del 50%, que se asemeja más a la señal de entrada, se debe tener en cuenta que la evolución con el ciclo útil del 25% fue mucho más estable y veloz en su convergencia. También puede observarse la complejidad del circuito obtenido en comparación con el caso anterior, puesto que recursos tales como, el número de flip-flops y compuertas lógicas es mucho mayor en este caso.

16 3.3. Divisor de Frecuencias a 1/3 de la frecuencia de entrada En un circuito digital secuencial como es el caso de las celdas lógicas diseñadas, se esperaría intuitivamente que las frecuencias de las señales de salida fuesen la mitad para el caso, en que la señal de entrada se conectara a la entrada de reloj de un flip-flop tipo T con su entrada T en alto. Asimismo, se esperaría una cuarta parte de la frecuencia en caso de que la señal de salida de un primer flip-flop se conectara al reloj de otro flip-flop tipo T con su entrada T en alto. Así sucesivamente si se conectan n flip-flops en cascada se tendría una fracción de frecuencia final de 1 n. La meta en este ejemplo es evolucionar con la 2 arquitectura de celdas planteada a un divisor de frecuencias con factor 1/3. El desempeño de la evolución y sus parámetros se muestran en la figura 10. Evolución División de Frecuencias, factor=0.33, Población = 15, Mutación = 10-0 %, Cruce = 25% Función de Error Función Promedio Función Más Apto Función Menos Apto Generaciones Figura 10 Curva de error, evolución divisor de frecuencias con factor 1/3.

17 Debe notarse que la convergencia del individuo más apto presentó problemas, dadas las difíciles condiciones para que este múltiplo de frecuencia se alcance. Esto ocurre, porque el cambio de algún término de la cadena resulta crítico para mantener el error minimizado. Por lo tanto, es posible aseverar que este caso es el ejemplo más crítico de todos los presentados hasta ahora en la medida en que posee el conjunto solución más pequeño de todos. Sin embargo, ejecutando una estrategia de EHW que contenga mutación no uniforme con b=2 y con una probabilidad de cruce del 25%, la plataforma resuelve el problema. La secuencia numérica hexadecimal que conforma el genotipo del mejor individuo, la señal obtenida y el circuito equivalente interno evolucionado se ilustran en la figura 11: Genotipo=1C5C9E0D319CC730h (a) Figura 11 a) Señal obtenida. b)circuito equivalente del divisor de frecuencias con factor 1/3 (b)

18 Nótese que nuevamente el ciclo útil de la señal de salida (66%) es diferente del de la señal de entrada (50%), puesto que como se había explicado, la función de aptitud no depende de este factor. Una de las hipótesis planteadas para explicar el funcionamiento del circuito mostrado, es que el flip-flop tipo T realimentado con la compuerta NOT, posiblemente se comporta como un oscilador, ya que aunque parezca que posee un estado estable cuando la salida Q se encuentra en 1 y la entrada de reloj permanece en 0, se tiene que durante los cambios de nivel en dichas conexiones se pueden producir pulsos espurios que ponen nuevamente un nivel bajo en la salida Q, resultando en una oscilación permanente a través de la realimentación. Luego, las operaciones lógicas se llevan a cabo entre señales de frecuencias diferentes, y probablemente desfasadas, que concluyen en la obtención de la señal de 20 Hz.a la salida del circuito. IV. DISCUSIÓN Y CONCLUSIONES Se han presentado varios experimentos que evalúan el desempeño de una plataforma experimental en EHW haciendo evolución de circuitos digitales en FPGA. Para este caso específico, se evalúa el desempeño de un divisor de frecuencias evolutivo. Como la función de aptitud, no depende del número de recursos a utilizar dentro del dispositivo reconfigurable (FPGA XC4000 de xilinx), los circuitos pueden llegar a ser muy complejos. Para evitar lo anterior, se propone a futuro emplear funciones de penalización proporcionales al número de recursos

19 que cada individuo emplee dentro de la FPGA, es decir, que cada individuo deberá pagar un pequeño valor de su aptitud en la medida en que utilice más compuertas lógicas o registros. Vale la pena resaltar que en los experimentos de hardware, la búsqueda aleatoria puede conducir a individuos muy aptos, que aporten soluciones apropiadas al problema planteado, pero solo en el caso en que el espacio solución sea lo suficientemente grande para converger y no perder de vista la solución. Inclusive, se pueden obtener muy buenos resultados proponiendo probabilidades de cruce nulas en el AG. Por último, en experimentos de mayor exigencia como en el último caso, se consiguieron resultados interesantes, que se basan en Albert [7], y se comprueba que la naturaleza ofrece soluciones de ingeniería, planteadas sobre un modelo sistemático de diseño evolutivo que está fuera de los paradigmas y modelos conceptuales humanos, y que son mucho más generalizados, es decir, que dentro de los sistemas científicos tradicionales el espacio solución propuesto por los métodos clásicos de optimización, es más reducido que el propuesto por una metodología basada en estrategias bioinspiradas. REFERENCIAS BIBLIOGRAFICAS [1]MARTINEZ José, ROJAS Sergio. Introducción a la Informática Evolutiva. Ed Universidad Nacional de Colombia p

20 [2]CERROLAZA Miguel. Algoritmos de Optimización Estructural Basados en Simulación Genética, Ed. Universidad Central de Venezuela. Caracas p [3]FALKENAUER Emanuel. Genetic Algorithms and Engrouping Problems. Ed. John Wiley p [4]MITSUO Gen. Genetic Algorithms and Engineering Problems. Ed John Wiley p [5]YAO Xin, HIGUCHI Tetsuya. Promises and Challenges of Evolvable Hardware. IEEE Transactions on Systems, Man, and Cybernetics, Part C: Applications and Reviews [6]TIMOTHY G.W. GORDON, Peter, BENTLEY, J. On Evolvable Hardware [7]ALBERT David. Evolutionary Hardware Overview [8] XC4000E and XC4000X Series Field Programmable Gate Arrays May 14, 1999 (Version 1.6) Product Specification Rev. 1 Second Quarter 2000DataSource CD- ROM. [9]XC4000E and XC4000X Series Field Programmable Gate Arrays XC4000XL Electrical Specification. Rev. 1 Second Quarter 2000 DataSource CD-ROM [10]XC4000XLA/XV Field Programmable Gate Arrays DS015 (v1.3) October 18, 1999 Product Specification. Rev. 1 Second Quarter 2000DataSource CD-ROM. [11]PEACOCK, Craig. Interfacing the Standard Parallel Port. [12]KROHLING, R. ZHOU, Y.TYRRELL, M. Evolving FPGA-based robot controllers using an evolutionary algorithm.

Divisor de Frecuencias en Hardware Evolutivo

Divisor de Frecuencias en Hardware Evolutivo Divisor de Frecuencias en Hardware Evolutivo Christian José Devia 1 christiandevia@hotmail.com José Marcio Luna 2 marciol@terra.com.co Alvaro Betancourt MIng, MSc 3 abetancourt@udistrital.edu.co RESUMEN

Más detalles

Metodologías de diseño de hardware

Metodologías de diseño de hardware Capítulo 2 Metodologías de diseño de hardware Las metodologías de diseño de hardware denominadas Top-Down, basadas en la utilización de lenguajes de descripción de hardware, han posibilitado la reducción

Más detalles

Informe final Proyecto de Innovación Docente ID11/129. Uso de FPGAs y medios audiovisuales en la docencia de la Electrónica Digital

Informe final Proyecto de Innovación Docente ID11/129. Uso de FPGAs y medios audiovisuales en la docencia de la Electrónica Digital Informe final Proyecto de Innovación Docente ID11/129 Uso de FPGAs y medios audiovisuales en la docencia de la Electrónica Digital Participantes: Beatriz García Vasallo Raúl Rengel Estévez Miguel Ángel

Más detalles

ETSIINGENIO 2009 DIBUJO DE GRAFOS MEDIANTE ALGORITMOS GENÉTICOS

ETSIINGENIO 2009 DIBUJO DE GRAFOS MEDIANTE ALGORITMOS GENÉTICOS ETSIINGENIO 2009 DIBUJO DE GRAFOS MEDIANTE ALGORITMOS GENÉTICOS EtsiIngenio Inteligencia Artificial 1 Raposo López Alejandro Sánchez Palacios Manuel Resumen dibujo de grafos mediante algoritmos genéticos

Más detalles

ÍNDICE DISEÑO DE CONTADORES SÍNCRONOS JESÚS PIZARRO PELÁEZ

ÍNDICE DISEÑO DE CONTADORES SÍNCRONOS JESÚS PIZARRO PELÁEZ ELECTRÓNICA DIGITAL DISEÑO DE CONTADORES SÍNCRONOS JESÚS PIZARRO PELÁEZ IES TRINIDAD ARROYO DPTO. DE ELECTRÓNICA ÍNDICE ÍNDICE... 1 1. LIMITACIONES DE LOS CONTADORES ASÍNCRONOS... 2 2. CONTADORES SÍNCRONOS...

Más detalles

Gestión de la Configuración

Gestión de la Configuración Gestión de la ÍNDICE DESCRIPCIÓN Y OBJETIVOS... 1 ESTUDIO DE VIABILIDAD DEL SISTEMA... 2 ACTIVIDAD EVS-GC 1: DEFINICIÓN DE LOS REQUISITOS DE GESTIÓN DE CONFIGURACIÓN... 2 Tarea EVS-GC 1.1: Definición de

Más detalles

Ciclo de vida y Metodologías para el desarrollo de SW Definición de la metodología

Ciclo de vida y Metodologías para el desarrollo de SW Definición de la metodología Ciclo de vida y Metodologías para el desarrollo de SW Definición de la metodología La metodología para el desarrollo de software es un modo sistemático de realizar, gestionar y administrar un proyecto

Más detalles

Estructuras de Control - Diagrama de Flujo

Estructuras de Control - Diagrama de Flujo RESOLUCIÓN DE PROBLEMAS Y ALGORITMOS Ingeniería en Computación Ingeniería en Informática UNIVERSIDAD NACIONAL DE SAN LUIS DEPARTAMENTO DE INFORMÁTICA AÑO 2015 Índice 1. Programación estructurada 2 1.1.

Más detalles

Introducción a la Computación Evolutiva

Introducción a la Computación Evolutiva Introducción a la Computación Evolutiva Sección de Computación CINVESTAV-IPN Av. IPN No. 2508 Col. San Pedro Zacatenco México, D.F. 07300 email: ccoello@cs.cinvestav.mx http: //delta.cs.cinvestav.mx/~ccoello

Más detalles

Implementación de algoritmos genéticos paralelos de grano burdo en redes locales de computadoras. Resumen

Implementación de algoritmos genéticos paralelos de grano burdo en redes locales de computadoras. Resumen Implementación de algoritmos genéticos paralelos de grano burdo en redes locales de computadoras. Arturo Gómez Cortés y Raúl Leal Ascencio ITESO, Guadalajara Resumen El presente trabajo describe una arquitectura

Más detalles

PROCESAMIENTO DIGITAL DE IMÁGENES MEDIANTE EL USO DE UN FPGA Y LENGUAJE VHDL

PROCESAMIENTO DIGITAL DE IMÁGENES MEDIANTE EL USO DE UN FPGA Y LENGUAJE VHDL PROCESAMIENTO DIGITAL DE IMÁGENES MEDIANTE EL USO DE UN FPGA Y LENGUAJE VHDL N. E. Chávez Rodríguez*, A. M. Vázquez Vargas** *Departamento de Computación **Departamento de Procesamiento Digital de Señales

Más detalles

Modificación y parametrización del modulo de Solicitudes (Request) en el ERP/CRM Compiere.

Modificación y parametrización del modulo de Solicitudes (Request) en el ERP/CRM Compiere. UNIVERSIDAD DE CARABOBO FACULTAD DE CIENCIA Y TECNOLOGÍA DIRECCION DE EXTENSION COORDINACION DE PASANTIAS Modificación y parametrización del modulo de Solicitudes (Request) en el ERP/CRM Compiere. Pasante:

Más detalles

by Tim Tran: https://picasaweb.google.com/lh/photo/sdo00o8wa-czfov3nd0eoa?full-exif=true

by Tim Tran: https://picasaweb.google.com/lh/photo/sdo00o8wa-czfov3nd0eoa?full-exif=true by Tim Tran: https://picasaweb.google.com/lh/photo/sdo00o8wa-czfov3nd0eoa?full-exif=true I. FUNDAMENTOS 3. Representación de la información Introducción a la Informática Curso de Acceso a la Universidad

Más detalles

320098 - ED - Electrónica Digital

320098 - ED - Electrónica Digital Unidad responsable: 320 - EET - Escuela de Ingeniería de Terrassa Unidad que imparte: 710 - EEL - Departamento de Ingeniería Electrónica Curso: Titulación: 2015 GRADO EN INGENIERÍA DE SISTEMAS AUDIOVISUALES

Más detalles

18. Camino de datos y unidad de control

18. Camino de datos y unidad de control Oliverio J. Santana Jaria Sistemas Digitales Ingeniería Técnica en Informática de Sistemas Curso 2006 2007 18. Camino de datos y unidad de control Un La versatilidad una característica deseable los Los

Más detalles

SIMULACION. Formulación de modelos: solución obtenida de manera analítica

SIMULACION. Formulación de modelos: solución obtenida de manera analítica SIMULACION Formulación de modelos: solución obtenida de manera analítica Modelos analíticos: suposiciones simplificatorias, sus soluciones son inadecuadas para ponerlas en práctica. Simulación: Imitar

Más detalles

1 1 0 1 x 1 0 1 1 1 1 0 1 + 1 1 0 1 0 0 0 0 1 1 0 1 1 0 0 0 1 1 1 1

1 1 0 1 x 1 0 1 1 1 1 0 1 + 1 1 0 1 0 0 0 0 1 1 0 1 1 0 0 0 1 1 1 1 5.1.3 Multiplicación de números enteros. El algoritmo de la multiplicación tal y como se realizaría manualmente con operandos positivos de cuatro bits es el siguiente: 1 1 0 1 x 1 0 1 1 1 1 0 1 + 1 1 0

Más detalles

Un filtro general de respuesta al impulso finita con n etapas, cada una con un retardo independiente d i y ganancia a i.

Un filtro general de respuesta al impulso finita con n etapas, cada una con un retardo independiente d i y ganancia a i. Filtros Digitales Un filtro general de respuesta al impulso finita con n etapas, cada una con un retardo independiente d i y ganancia a i. En electrónica, ciencias computacionales y matemáticas, un filtro

Más detalles

Elementos requeridos para crearlos (ejemplo: el compilador)

Elementos requeridos para crearlos (ejemplo: el compilador) Generalidades A lo largo del ciclo de vida del proceso de software, los productos de software evolucionan. Desde la concepción del producto y la captura de requisitos inicial hasta la puesta en producción

Más detalles

Introducción. Ciclo de vida de los Sistemas de Información. Diseño Conceptual

Introducción. Ciclo de vida de los Sistemas de Información. Diseño Conceptual Introducción Algunas de las personas que trabajan con SGBD relacionales parecen preguntarse porqué deberían preocuparse del diseño de las bases de datos que utilizan. Después de todo, la mayoría de los

Más detalles

1.2. SITUACIÓN PROBLEMÁTICA Los Centros de Cómputo de la Universidad de Oriente están conformados de la siguiente manera:

1.2. SITUACIÓN PROBLEMÁTICA Los Centros de Cómputo de la Universidad de Oriente están conformados de la siguiente manera: TEMA DE INVESTIGACION DE TESIS DESARROLLO DE UN SISTEMA AUTOMATIZADO PARA EL CONTROL DEL ACTIVO FIJO DE LOS CENTROS DE CÓMPUTO DE LA UNIVERSIDAD DE ORIENTE. 1. FORMULACION DEL PROBLEMA 1.1. TITULO DESCRIPTIVO

Más detalles

Unidad 1. Fundamentos en Gestión de Riesgos

Unidad 1. Fundamentos en Gestión de Riesgos 1.1 Gestión de Proyectos Unidad 1. Fundamentos en Gestión de Riesgos La gestión de proyectos es una disciplina con la cual se integran los procesos propios de la gerencia o administración de proyectos.

Más detalles

Circuito RC, Respuesta a la frecuencia.

Circuito RC, Respuesta a la frecuencia. Circuito RC, Respuesta a la frecuencia. A.M. Velasco (133384) J.P. Soler (133380) O.A. Botina (13368) Departamento de física, facultad de ciencias, Universidad Nacional de Colombia Resumen. Se armó un

Más detalles

REGISTROS DE DESPLAZAMIENTO

REGISTROS DE DESPLAZAMIENTO REGISTROS DE DESPLAZAMIENTO Es un circuito digital que acepta datos binarios de una fuente de entrada y luego los desplaza, un bit a la vez, a través de una cadena de flip-flops. Este sistema secuencial

Más detalles

Algoritmos Genéticos. Introduccion a la Robótica Inteligente

Algoritmos Genéticos. Introduccion a la Robótica Inteligente Algoritmos Genéticos Introduccion a la Robótica Inteligente 7 Marzo 2014 (IRIN) AGs 7/03/2014 1 / 43 Índice 1 Introducción 2 Algoritmos Genéticos 3 Algunos Fundamentos Matemáticos 4 Conclusiones (IRIN)

Más detalles

Generación de funciones lógicas mediante decodificadores binarios con salidas activas a nivel alto

Generación de funciones lógicas mediante decodificadores binarios con salidas activas a nivel alto Generación de funciones lógicas mediante decodificadores binarios con salidas activas a nivel alto Apellidos, nombre Martí Campoy, Antonio (amarti@disca.upv.es) Departamento Centro Informática de Sistemas

Más detalles

Universidad Autónoma de Baja California Facultad de Ingeniería Mexicali

Universidad Autónoma de Baja California Facultad de Ingeniería Mexicali Sumadores En este documento se describe el funcionamiento del circuito integrado 7483, el cual implementa un sumador binario de 4 bits. Adicionalmente, se muestra la manera de conectarlo con otros dispositivos

Más detalles

SISI / TS / AG / SR SIMULADOR DE SISTEMAS DE INVENTARIOS ESTOCASTICOS

SISI / TS / AG / SR SIMULADOR DE SISTEMAS DE INVENTARIOS ESTOCASTICOS 62 CAPITULO 3 SISI / TS / AG / SR SIMULADOR DE SISTEMAS DE INVENTARIOS ESTOCASTICOS En este capítulo se describe de manera general lo que es SISI / TS / AG / SR y se explica cada una de las opciones que

Más detalles

Universidad acional Experimental Del Táchira Decanato de Docencia Departamento de Ingeniería en Informática

Universidad acional Experimental Del Táchira Decanato de Docencia Departamento de Ingeniería en Informática Universidad acional Experimental Del Táchira Decanato de Docencia Departamento de Ingeniería en Informática Metodología Evolutiva Incremental Mediante Prototipo y Técnicas Orientada a Objeto (MEI/P-OO)

Más detalles

SINTESIS Y DESCRIPCIÓN DE CIRCUITOS DIGITALES UTILIZANDO VHDL ANTECEDENTES

SINTESIS Y DESCRIPCIÓN DE CIRCUITOS DIGITALES UTILIZANDO VHDL ANTECEDENTES ANTECEDENTES En los últimos diez años la industria electrónica ha tenido una gran evolución en el desarrollo de sistemas digitales; desde computadoras personales, sistemas de audio y vídeo hasta dispositivos

Más detalles

En el presente capítulo se describe la programación del instrumento virtual y cómo

En el presente capítulo se describe la programación del instrumento virtual y cómo Capítulo 6. Instrumentación virtual En el presente capítulo se describe la programación del instrumento virtual y cómo éste controla el circuito de captura de señales, la llamada telefónica y escribe los

Más detalles

Figura 1. Símbolo que representa una ALU. El sentido y la funcionalidad de las señales de la ALU de la Figura 1 es el siguiente:

Figura 1. Símbolo que representa una ALU. El sentido y la funcionalidad de las señales de la ALU de la Figura 1 es el siguiente: Departamento de Ingeniería de Sistemas Facultad de Ingeniería Universidad de Antioquia Arquitectura de Computadores y Laboratorio ISI355 (2011 2) Práctica No. 1 Diseño e implementación de una unidad aritmético

Más detalles

Estructuras de Control - Diagrama de Flujo

Estructuras de Control - Diagrama de Flujo Introducción a la Programación - Introducción a la Computación - Fundamentos de la Informática Ing. Electrónica - T.U.G. - T.U.E. - T.U.R. - T.U.W.- Prof. Tec. Elect. - T.U.T - T.U.M Área de Servicios

Más detalles

Circuito RL, Respuesta a la frecuencia.

Circuito RL, Respuesta a la frecuencia. Circuito RL, Respuesta a la frecuencia. A.M. Velasco (133384) J.P. Soler (133380) O.A. Botina (133268) Departamento de física, facultad de ciencias, Universidad Nacional de Colombia Resumen. Se estudia

Más detalles

SERVIDOR WEB PARA ACCESO EN TIEMPO REAL A INFORMACIÓN METEOROLÓGICA DISTRIBUIDA

SERVIDOR WEB PARA ACCESO EN TIEMPO REAL A INFORMACIÓN METEOROLÓGICA DISTRIBUIDA SERVIDOR WEB PARA ACCESO EN TIEMPO REAL A INFORMACIÓN METEOROLÓGICA DISTRIBUIDA E. SÁEZ, M. ORTIZ, F. QUILES, C. MORENO, L. GÓMEZ Área de Arquitectura y Tecnología de Computadores. Departamento de Arquitectura

Más detalles

Software de Simulación aplicado a entornos de e-learning

Software de Simulación aplicado a entornos de e-learning Software de Simulación aplicado a entornos de e-learning 2009 Laboratorio de Investigación de Software Universidad Tecnológica Nacional Facultad Regional Córdoba Titulo del Proyecto Software de Simulación

Más detalles

TEMA 2: Representación de la Información en las computadoras

TEMA 2: Representación de la Información en las computadoras TEMA 2: Representación de la Información en las computadoras Introducción Una computadora es una máquina que procesa información y ejecuta programas. Para que la computadora ejecute un programa, es necesario

Más detalles

Universidad de Carabobo Facultad Experimental de Ciencias y Tecnología Licenciatura en Computación

Universidad de Carabobo Facultad Experimental de Ciencias y Tecnología Licenciatura en Computación Universidad de Carabobo Facultad Experimental de Ciencias y Tecnología Licenciatura en Computación Informe Final de Pasantía: Desarrollo de un Sistema Web para la Administración de Asignaturas Electivas

Más detalles

CAPITULO 4. Inversores para control de velocidad de motores de

CAPITULO 4. Inversores para control de velocidad de motores de CAPITULO 4. Inversores para control de velocidad de motores de inducción mediante relación v/f. 4.1 Introducción. La frecuencia de salida de un inversor estático está determinada por la velocidad de conmutación

Más detalles

Transformación de binario a decimal. Transformación de decimal a binario. ELECTRÓNICA DIGITAL

Transformación de binario a decimal. Transformación de decimal a binario. ELECTRÓNICA DIGITAL ELECTRÓNICA DIGITAL La electrónica es la rama de la ciencia que se ocupa del estudio de los circuitos y de sus componentes, que permiten modificar la corriente eléctrica amplificándola, atenuándola, rectificándola

Más detalles

CELERINET ENERO-JUNIO 2013 ESPECIAL

CELERINET ENERO-JUNIO 2013 ESPECIAL 70 Seguridad en Voz sobre Redes de Datos Juan Carlos Flores García UANL-FCFM Universidad Autónoma de Nuevo León Facultad de Ciencias Físico Matemáticas San Nicolás de los Garza, Nuevo León, México Resumen:

Más detalles

Instituto Tecnológico de Massachussets Departamento de Ingeniería Eléctrica e Informática. 6.002 Circuitos electrónicos Otoño 2000

Instituto Tecnológico de Massachussets Departamento de Ingeniería Eléctrica e Informática. 6.002 Circuitos electrónicos Otoño 2000 Instituto Tecnológico de Massachussets Departamento de Ingeniería Eléctrica e Informática 6.002 Circuitos electrónicos Otoño 2000 Tarea para casa 11 Boletín F00-057 Fecha de entrega: 6/12/00 Introducción

Más detalles

Colección de Tesis Digitales Universidad de las Américas Puebla. Morales Salcedo, Raúl

Colección de Tesis Digitales Universidad de las Américas Puebla. Morales Salcedo, Raúl 1 Colección de Tesis Digitales Universidad de las Américas Puebla Morales Salcedo, Raúl En este último capitulo se hace un recuento de los logros alcanzados durante la elaboración de este proyecto de tesis,

Más detalles

GUIAS ÚNICAS DE LABORATORIO GENERADOR DE NÚMEROS PRIMOS AUTOR: ALBERTO CUERVO

GUIAS ÚNICAS DE LABORATORIO GENERADOR DE NÚMEROS PRIMOS AUTOR: ALBERTO CUERVO GUIAS ÚNICAS DE LABORATORIO GENERADOR DE NÚMEROS PRIMOS AUTOR: ALBERTO CUERVO SANTIAGO DE CALI UNIVERSIDAD SANTIAGO DE CALI DEPARTAMENTO DE LABORATORIOS GENERADOR DE NÚMEROS PRIMOS. OBJETIVO Un circuito

Más detalles

Métodos evolutivos de Optimización. Prof. Cesar de Prada Dpto. Ingeneiria de Sitemas y Automática Universidad de Valladolid

Métodos evolutivos de Optimización. Prof. Cesar de Prada Dpto. Ingeneiria de Sitemas y Automática Universidad de Valladolid Métodos evolutivos de Optimización Prof. Cesar de Prada Dpto. Ingeneiria de Sitemas y Automática Universidad de Valladolid Indice Introducción Método de Montecarlo Algoritmos genéticos Tabú Search Simulated

Más detalles

"Diseño, construcción e implementación de modelos matemáticos para el control automatizado de inventarios

Diseño, construcción e implementación de modelos matemáticos para el control automatizado de inventarios "Diseño, construcción e implementación de modelos matemáticos para el control automatizado de inventarios Miguel Alfonso Flores Sánchez 1, Fernando Sandoya Sanchez 2 Resumen En el presente artículo se

Más detalles

2 EL DOCUMENTO DE ESPECIFICACIONES

2 EL DOCUMENTO DE ESPECIFICACIONES Ingeniería Informática Tecnología de la Programación TEMA 1 Documentación de programas. 1 LA DOCUMENTACIÓN DE PROGRAMAS En la ejecución de un proyecto informático o un programa software se deben de seguir

Más detalles

1. Descripción y objetivos

1. Descripción y objetivos Pruebas 1 1. Descripción y objetivos Las pruebas son prácticas a realizar en diversos momentos de la vida del sistema de información para verificar: El correcto funcionamiento de los componentes del sistema.

Más detalles

En los últimos años, se ha presentado una enorme demanda por servicios portátiles,

En los últimos años, se ha presentado una enorme demanda por servicios portátiles, Capítulo 1 Introducción En los últimos años, se ha presentado una enorme demanda por servicios portátiles, a los que se les ha llamado tecnologías móviles, este repentino crecimiento de tecnologías ha

Más detalles

Ingeniería en Informática

Ingeniería en Informática Departamento de Informática Universidad Carlos III de Madrid Ingeniería en Informática Aprendizaje Automático Junio 2007 Normas generales del examen El tiempo para realizar el examen es de 3 horas No se

Más detalles

La presente tesis pretende que los estudiantes observen la teoría de las acciones de control

La presente tesis pretende que los estudiantes observen la teoría de las acciones de control CAPÍTULO V. CONCLUSIONES. La presente tesis pretende que los estudiantes observen la teoría de las acciones de control de forma virtual al mismo tiempo analicen físicamente los sistemas electrónicos cuando

Más detalles

Capítulo 5: METODOLOGÍA APLICABLE A LAS NORMAS NE AI

Capítulo 5: METODOLOGÍA APLICABLE A LAS NORMAS NE AI Capítulo 5: METODOLOGÍA APLICABLE A LAS NORMAS NE AI La segunda fase del NIPE corresponde con la adecuación de las intervenciones de enfermería del sistema de clasificación N.I.C. (Nursing Intervention

Más detalles

Simulín. Qué es Simulín? Características. Simulador de circuitos digitales para uso docente. v5.60 (Julio 2014) Función lógica (expresión algebraica)

Simulín. Qué es Simulín? Características. Simulador de circuitos digitales para uso docente. v5.60 (Julio 2014) Función lógica (expresión algebraica) Folleto de presentación Simulín Simulín Simulador de circuitos digitales para uso docente v5.60 (Julio 2014) Características Circuitos Combinacionales Puertas lógicas básicas (NOT, AND, OR, XOR, NAND,

Más detalles

Capítulo 5. Cliente-Servidor.

Capítulo 5. Cliente-Servidor. Capítulo 5. Cliente-Servidor. 5.1 Introducción En este capítulo hablaremos acerca de la arquitectura Cliente-Servidor, ya que para nuestra aplicación utilizamos ésta arquitectura al convertir en un servidor

Más detalles

INGENIERÍA DEL SOFTWARE

INGENIERÍA DEL SOFTWARE INGENIERÍA DEL SOFTWARE Sesión No. 2 Nombre: Procesos de ingeniería del software INGENIERÍA DEL SOFTWARE 1 Contextualización La ingeniería de software actualmente es muy importante, pues con los avances

Más detalles

Encuesta sobre utilización de la microelectrónica en la Argentina

Encuesta sobre utilización de la microelectrónica en la Argentina Encuesta sobre utilización de la microelectrónica en la Argentina Los dispositivos microelectrónicos forman el corazón de todo sistema electrónico de nuestros días. En ellos los circuitos alcanzan las

Más detalles

UNIVERSIDAD DE SALAMANCA

UNIVERSIDAD DE SALAMANCA UNIVERSIDAD DE SALAMANCA FACULTAD DE CIENCIAS INGENIERÍA TÉCNICA EN INFORMÁTICA DE SISTEMAS Resumen del trabajo práctico realizado para la superación de la asignatura Proyecto Fin de Carrera. TÍTULO SISTEMA

Más detalles

SISTEMAS DE NUMERACIÓN. Sistema decimal

SISTEMAS DE NUMERACIÓN. Sistema decimal SISTEMAS DE NUMERACIÓN Sistema decimal Desde antiguo el Hombre ha ideado sistemas para numerar objetos, algunos sistemas primitivos han llegado hasta nuestros días, tal es el caso de los "números romanos",

Más detalles

Capítulo 10. Estudio de un caso con parámetros reales: acuífero de Borden

Capítulo 10. Estudio de un caso con parámetros reales: acuífero de Borden Capítulo 10. Estudio de un caso con parámetros reales: acuífero de Borden Tras la realización de muchos casos sintéticos y un estudio detallado de todos los parámetros que intervienen en el problema y

Más detalles

Organización de Computadoras. Turno Recursantes Clase 8

Organización de Computadoras. Turno Recursantes Clase 8 Organización de Computadoras Turno Recursantes Clase 8 Temas de Clase Subsistema de Memoria Organización de Memoria Principal Notas de clase 8 2 Memoria Velocidad del procesador: se duplica cada 18 meses

Más detalles

Base de datos en Excel

Base de datos en Excel Base de datos en Excel Una base datos es un conjunto de información que ha sido organizado bajo un mismo contexto y se encuentra almacenada y lista para ser utilizada en cualquier momento. Las bases de

Más detalles

http://www.informatizate.net

http://www.informatizate.net http://www.informatizate.net Metodologías De Desarrollo De Software María A. Mendoza Sanchez Ing. Informático - UNT Microsoft Certified Professional - MCP Analísta y Desarrolladora - TeamSoft Perú S.A.C.

Más detalles

Presentación y Planificación del Proyecto: Administración de Calzado

Presentación y Planificación del Proyecto: Administración de Calzado 1 Presentación y Planificación del Proyecto: Administración de Calzado Integrantes Manuel Cubillos manuel.cubillosv@usach.cl Juan Díaz juan.diazc@usach.cl Felipe Llancaleo felipe.llancaleo@usach.cl Alberto

Más detalles

Sistemas de numeración

Sistemas de numeración Sistemas de numeración Sistema binario 0,1 Sistema octal 0, 1, 2, 3, 4, 5, 6, 7 Sistema decimal 0, 1, 2, 3, 4, 5, 6, 7, 8, 9 Sistema hexadecimal 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E, F Una señal

Más detalles

CAPITULO IV. HERRAMIENTAS DE CÓDIGO ABIERTO

CAPITULO IV. HERRAMIENTAS DE CÓDIGO ABIERTO CAPITULO IV. HERRAMIENTAS DE CÓDIGO ABIERTO En la actualidad la mayoría de las grandes empresas cuentan con un sin número de servicios que ofrecen a sus trabajadores y clientes. Muchos de estos servicios

Más detalles

Capitulo 3. Desarrollo del Software

Capitulo 3. Desarrollo del Software Capitulo 3 Desarrollo del Software 3.1 Análisis del sistema 3.1.1 Organización de la autopista virtual Para el presente proyecto se requiere de simular una autopista para que sirva de prueba. Dicha autopista

Más detalles

GUIAS ÚNICAS DE LABORATORIO TRANSFERENCIA ENTRE REGISTROS AUTOR: ALBERTO CUERVO

GUIAS ÚNICAS DE LABORATORIO TRANSFERENCIA ENTRE REGISTROS AUTOR: ALBERTO CUERVO GUIAS ÚNICAS DE LABORATORIO TRANSFERENCIA ENTRE REGISTROS AUTOR: ALBERTO CUERVO SANTIAGO DE CALI UNIVERSIDAD SANTIAGO DE CALI DEPARTAMENTO DE LABORATORIOS TRANSFERENCIA ENTRE REGISTROS OBETIVO El lenguaje

Más detalles

CAPITULO II CARACTERISTICAS DE LOS INSTRUMENTOS DE MEDICION

CAPITULO II CARACTERISTICAS DE LOS INSTRUMENTOS DE MEDICION CAPITULO II CARACTERISTICAS DE LOS INSTRUMENTOS DE MEDICION Como hemos dicho anteriormente, los instrumentos de medición hacen posible la observación de los fenómenos eléctricos y su cuantificación. Ahora

Más detalles

Ciclo de vida del Software

Ciclo de vida del Software Tema 2: Ciclo de vida del Software Marcos López Sanz Índice Qué es el ciclo de vida del Software? La norma 12207-2008 Modelos de desarrollo Qué es el Ciclo de Vida del SW? Es una sucesión de etapas por

Más detalles

Diseño orientado al flujo de datos

Diseño orientado al flujo de datos Diseño orientado al flujo de datos Recordemos que el diseño es una actividad que consta de una serie de pasos, en los que partiendo de la especificación del sistema (de los propios requerimientos), obtenemos

Más detalles

INSTITUTO POLITÉCNICO NACIONAL ESCUELA SUPERIOR DE INGENIERIA MECANICA Y ELECTRICA INGENIERIA EN COMUNICACIONES Y ELECTRÓNICA ACADEMIA DE COMPUTACIÓN

INSTITUTO POLITÉCNICO NACIONAL ESCUELA SUPERIOR DE INGENIERIA MECANICA Y ELECTRICA INGENIERIA EN COMUNICACIONES Y ELECTRÓNICA ACADEMIA DE COMPUTACIÓN I. P. N. ESIME Unidad Culhuacan INSTITUTO POLITÉCNICO NACIONAL ESCUELA SUPERIOR DE INGENIERIA MECANICA Y ELECTRICA UNIDAD CULHUACAN INGENIERIA EN COMUNICACIONES Y ELECTRÓNICA ACADEMIA DE COMPUTACIÓN LABORATORIO

Más detalles

forma de entrenar a la nuerona en su aprendizaje.

forma de entrenar a la nuerona en su aprendizaje. Sistemas expertos e Inteligencia Artificial,Guía5 1 Facultad : Ingeniería Escuela : Computación Asignatura: Sistemas expertos e Inteligencia Artificial Tema: SISTEMAS BASADOS EN CONOCIMIENTO. Objetivo

Más detalles

Norma ISO 9001: 2008. Sistema de Gestión de la Calidad

Norma ISO 9001: 2008. Sistema de Gestión de la Calidad Norma ISO 9001: 2008 Sistema de Gestión de la Calidad Hemos recibido una solicitud de información a través de nuestra Web (www.grupoacms.com). Próximamente un comercial de ACMS se pondrá en contacto con

Más detalles

CAPÍTULO 7 7. CONCLUSIONES

CAPÍTULO 7 7. CONCLUSIONES CAPÍTULO 7 7. CONCLUSIONES 7.1. INTRODUCCIÓN 7.2. CONCLUSIONES PARTICULARES 7.3. CONCLUSIONES GENERALES 7.4. APORTACIONES DEL TRABAJO DE TESIS 7.5. PROPUESTA DE TRABAJOS FUTUROS 197 CAPÍTULO 7 7. Conclusiones

Más detalles

SÍNTESIS Y PERSPECTIVAS

SÍNTESIS Y PERSPECTIVAS SÍNTESIS Y PERSPECTIVAS Los invitamos a observar, a identificar problemas, pero al mismo tiempo a buscar oportunidades de mejoras en sus empresas. REVISIÓN DE CONCEPTOS. Esta es la última clase del curso.

Más detalles

GPU IMPLEMENTATIONS OF SCHEDULING HEURISTICS FOR HETEROGENEOUS COMPUTING ENVIRONMENTS

GPU IMPLEMENTATIONS OF SCHEDULING HEURISTICS FOR HETEROGENEOUS COMPUTING ENVIRONMENTS GPU IMPLEMENTATIONS OF SCHEDULING HEURISTICS FOR HETEROGENEOUS COMPUTING ENVIRONMENTS MAURO CANABÉ SERGIO NESMACHNOW Centro de Cálculo, Facultad de Ingeniería Universidad de la República, Uruguay GPU IMPLEMENTATIONS

Más detalles

7. Conclusiones. 7.1 Resultados

7. Conclusiones. 7.1 Resultados 7. Conclusiones Una de las preguntas iniciales de este proyecto fue : Cuál es la importancia de resolver problemas NP-Completos?. Puede concluirse que el PAV como problema NP- Completo permite comprobar

Más detalles

TEMA 4. Unidades Funcionales del Computador

TEMA 4. Unidades Funcionales del Computador TEMA 4 Unidades Funcionales del Computador Álvarez, S., Bravo, S., Departamento de Informática y automática Universidad de Salamanca Introducción El elemento físico, electrónico o hardware de un sistema

Más detalles

Figura 1: Símbolo lógico de un flip-flop SR

Figura 1: Símbolo lógico de un flip-flop SR FLIP-FLOPS Los circuitos lógicos se clasifican en dos categorías. Los grupos de puertas descritos hasta ahora, y los que se denominan circuitos lógicos secuenciales. Los bloques básicos para construir

Más detalles

Algoritmos y Diagramas de Flujo 2

Algoritmos y Diagramas de Flujo 2 Algoritmos y Diagramas de Flujo 2 Programación Java NetBeans 7.0 RPC Contenido 2.1 Algoritmo...1 Fase de creación de un algoritmo...1 Herramientas de un algoritmo...2 2.2 Diagrama de Flujo...2 Símbolos

Más detalles

CAPÍTULO IV 4.0 ANÁLISIS E INTERPRETACIÓN DE LA INVESTIGACIÓN 4.1 RESUMEN DE RESPUESTAS AL INSTRUMENTO LA ENTREVISTA

CAPÍTULO IV 4.0 ANÁLISIS E INTERPRETACIÓN DE LA INVESTIGACIÓN 4.1 RESUMEN DE RESPUESTAS AL INSTRUMENTO LA ENTREVISTA CAPÍTULO IV 4.0 ANÁLISIS E INTERPRETACIÓN DE LA INVESTIGACIÓN 4.1 RESUMEN DE RESPUESTAS AL INSTRUMENTO LA ENTREVISTA 4.1.1 TABLA DE SEMENJANZA PARA LOS ADMINISTRADORES DE LOS CENTROS DE CÓMPUTO DE LA UNIVERSIDAD

Más detalles

Tema 7. SISTEMAS SECUENCIALES SISTEMAS SECUENCIALES SÍNCRONOS

Tema 7. SISTEMAS SECUENCIALES SISTEMAS SECUENCIALES SÍNCRONOS Fundamentos de Computadores. Sistemas Secuenciales. T7-1 INDICE: Tema 7. SISTEMAS SECUENCIALES INTRODUCCIÓN SISTEMAS SECUENCIALES SÍNCRONOS TIPOS DE BIESTABLES o TABLAS DE ECITACIÓN DE LOS BIESTABLES o

Más detalles

UNIDADES FUNCIONALES DEL ORDENADOR TEMA 3

UNIDADES FUNCIONALES DEL ORDENADOR TEMA 3 UNIDADES FUNCIONALES DEL ORDENADOR TEMA 3 INTRODUCCIÓN El elemento hardware de un sistema básico de proceso de datos se puede estructurar en tres partes claramente diferenciadas en cuanto a sus funciones:

Más detalles

GedicoPDA: software de preventa

GedicoPDA: software de preventa GedicoPDA: software de preventa GedicoPDA es un sistema integrado para la toma de pedidos de preventa y gestión de cobros diseñado para trabajar con ruteros de clientes. La aplicación PDA está perfectamente

Más detalles

ESTRATEGIA DE DINAMARCA: INFORME SOBRE EL FUTURO DEL ENTORNO LABORAL

ESTRATEGIA DE DINAMARCA: INFORME SOBRE EL FUTURO DEL ENTORNO LABORAL ESTRATEGIA DE DINAMARCA: INFORME SOBRE EL FUTURO DEL ENTORNO LABORAL NUEVAS PRIORIDADES PARA EL ENTORNO LABORAL ESTRATEGIA DE DINAMARCA: INFORME SOBRE EL FUTURO DEL ENTORNO LABORAL Página 1 ÍNDICE INTRODUCCIÓN

Más detalles

Educación y capacitación virtual, algo más que una moda

Educación y capacitación virtual, algo más que una moda Éxito Empresarial Publicación No.12 marzo 2004 Educación y capacitación virtual, algo más que una moda I Introducción Últimamente se ha escuchado la posibilidad de realizar nuestra educación formal y capacitación

Más detalles

CAPÍTULO 1 Instrumentación Virtual

CAPÍTULO 1 Instrumentación Virtual CAPÍTULO 1 Instrumentación Virtual 1.1 Qué es Instrumentación Virtual? En las últimas décadas se han incrementado de manera considerable las aplicaciones que corren a través de redes debido al surgimiento

Más detalles

TRANSMISION DIGITAL. PCM, Modulación por Codificación de Pulsos

TRANSMISION DIGITAL. PCM, Modulación por Codificación de Pulsos MODULACIÓN TRANSMISION DIGITAL La amplia naturaleza de las señales analógicas es evidente, cualquier forma de onda está disponible con toda seguridad en el ámbito analógico, nos encontramos con una onda

Más detalles

LENGUAJES DE PROGRAMACIÓN WEB (PHP1, HTML52)

LENGUAJES DE PROGRAMACIÓN WEB (PHP1, HTML52) LENGUAJES DE PROGRAMACIÓN WEB (PHP1, HTML52) LENGUAJES DE PROGRAMACIÓN WEB (PHP, HTML5) 1 Sesión No. 1 Nombre: Arquitectura Objetivo: Conocer cómo funciona y se planifica una aplicación web Contextualización

Más detalles

3. GESTIÓN DE CONFIGURACIÓN DE SOFTWARE

3. GESTIÓN DE CONFIGURACIÓN DE SOFTWARE 3. GESTIÓN DE CONFIGURACIÓN DE SOFTWARE Software Configuration Management (SCM) es una disciplina de la Ingeniería de Software que se preocupa de [Ber92] [Ber84] [Bou98] [Mik97]: Identificar y documentar

Más detalles

Laboratorio de Diseño de Sistemas Digitales

Laboratorio de Diseño de Sistemas Digitales Proceso de Diseño Laboratorio de Diseño de Sistemas Digitales I Semestre 2008 Ing. Gabriela Ortiz L. Diseño Implementación Depuración Diseño: Concepto inicial. Cuál es la función que lleva a cabo el objeto?

Más detalles

Enfoque del Marco Lógico (EML)

Enfoque del Marco Lógico (EML) Enfoque del Marco Lógico (EML) Qué es el EML? Es una herramienta analítica que se utiliza para la mejorar la planificación y la gestión de proyectos tanto de cooperación al desarrollo como de proyectos

Más detalles

OR (+) AND( ). AND AND

OR (+) AND( ). AND AND Algebra de Boole 2.1.Introducción 2.1. Introducción El Algebra de Boole es un sistema matemático que utiliza variables y operadores lógicos. Las variables pueden valer 0 o 1. Y las operaciones básicas

Más detalles

Fundamentos del diseño 3ª edición (2002)

Fundamentos del diseño 3ª edición (2002) Unidades temáticas de Ingeniería del Software Fundamentos del diseño 3ª edición (2002) Facultad de Informática necesidad del diseño Las actividades de diseño afectan al éxito de la realización del software

Más detalles

4. Programación Paralela

4. Programación Paralela 4. Programación Paralela La necesidad que surge para resolver problemas que requieren tiempo elevado de cómputo origina lo que hoy se conoce como computación paralela. Mediante el uso concurrente de varios

Más detalles

El consumo de combustible. La emisión de contaminantes.

El consumo de combustible. La emisión de contaminantes. 4. OBJETIVOS. El objetivo inicial que ha determinado la realización de esta Tesis Doctoral ha sido el desarrollo de un Sistema de Inyección no Cartográfico y Secuencial con realimentación por sonda Lambda

Más detalles

El ABC del ERP. (Christopher Koch)

El ABC del ERP. (Christopher Koch) El ABC del ERP. (Christopher Koch) La aparición de los sistemas de gestión ERP (Planificación de recursos empresariales) parece ir lógicamente unida a la idea de la empresa sin divisiones en departamentos

Más detalles

Enterprise Resource Planning (ERP) SISTEMA DE PLANEACIÓN DE RECURSOS MASTER: ALFREDO CASTRO JIMENEZ

Enterprise Resource Planning (ERP) SISTEMA DE PLANEACIÓN DE RECURSOS MASTER: ALFREDO CASTRO JIMENEZ Enterprise Resource Planning (ERP) SISTEMA DE PLANEACIÓN DE RECURSOS MASTER: ALFREDO CASTRO JIMENEZ ERICK ANASTASIO FLORES 29/09/2010 UNIVERSIDAD AUTONOMA DE GUADALAJARA TECNOLOGIAS DE INFORMACION Qué

Más detalles

UN ENTORNO A MEDIDA PARA EL DISEÑO Y LA SIMULACIÓN DE MAQUINARIA POR COMPUTADOR

UN ENTORNO A MEDIDA PARA EL DISEÑO Y LA SIMULACIÓN DE MAQUINARIA POR COMPUTADOR UN ENTORNO A MEDIDA PARA EL DISEÑO Y LA SIMULACIÓN DE MAQUINARIA POR COMPUTADOR Manuel González y Javier Cuadrado Departamento de Ingeniería Industrial II, Campus de Esteiro, 15403 Ferrol Universidad de

Más detalles

INSTITUTO UNIVERSITARIO DE TECNOLOGÍA JOSE LEONARDO CHIRINO PUNTO FIJO EDO-FALCON CATEDRA: ARQUITECTURA DEL COMPUTADOR PROFESOR: ING.

INSTITUTO UNIVERSITARIO DE TECNOLOGÍA JOSE LEONARDO CHIRINO PUNTO FIJO EDO-FALCON CATEDRA: ARQUITECTURA DEL COMPUTADOR PROFESOR: ING. INSTITUTO UNIVERSITARIO DE TECNOLOGÍA JOSE LEONARDO CHIRINO PUNTO FIJO EDO-FALCON CATEDRA: ARQUITECTURA DEL COMPUTADOR PROFESOR: ING. JUAN DE LA ROSA T. TEMA 1 Desde tiempos remotos el hombre comenzó a

Más detalles