BUS DE COMUNICACIÓN I 2 C

Tamaño: px

Comenzar la demostración a partir de la página:

Download "BUS DE COMUNICACIÓN I 2 C"

Soledad Valverde Palma
hace 5 años
Vistas:

1 APÉNDICE H BUS DE COMUNICACIÓN I 2 C El término I 2 C da nombre a un estándar para bus de comunicaciones serie. El nombre proviene de Inter-Integrated Circuits. El diseñador es el fabricante Philips. Existen distintas especificaciones o versiones desde Destacan las versiones 1.0 (1992), 2.0(1998)y2.1(año2000). La tasa de transmisión es de 100 kbps en el modo estándar (denominado inicialmente low-speed mode aunque posteriormente se omite este nombre), 400 kbps en el modo rápido (Fast-mode) y de 3.4 Mbps en el modo de alta velocidad (High-speed mode, ohs-mode). Se trata de un bus muy utilizado en la industria, principalmente para comunicar microcontroladores y sus periféricos en sistemas integrados o embebidos y con mayor aparición en la comunicación entre circuitos integrados que residen en el mismo circuito impreso. Anivelfísico,elbus I 2 C basalacomunicaciónenlatransmisióndeseñalespordos hilosdenominadossclysda.scleslalíneapordondesetransmitelaseñaldereloj del sistema. Se utiliza para sincronizar la transferencia de datos a través del bus. SDA eslalíneaporlaquesetransmitelaseñaldedatos.todoslosdispositivosenelbus I 2 C se conectan a las líneas SCL y SDA en topología de estrella. Es necesaria la existencia de una tercera conexión común a tierra que garantice una única referencia entre todos los dispositivos. En circuitos que residen en una misma placa con masa común no aparecerá esta tercera línea como tal para el bus. A veces, cuando el bus comunica a dispositivos independientes, podrá aparecer opcionalmente una línea a tensión fija de 5V para proporcionar alimentación a los dispositivos. Las líneas SCL y SDA son del tipo drenador abierto, es decir, tienen un estado similar al de colector abierto, pero asociadas a un transistor de efecto de campo (FET). Se polarizan en estado alto por lo que necesitan resistencias de pull-up (al menos un juego para todo el bus). Esto permite una estructura de bus en la que es posible conectar en paralelo múltiples entradas y salidas. ½

2 Figura 8.1: Conexionadodelbus I 2 C conresistenciasdepull-upyesquemade drenador abierto. Sin las resistencias de pull-up, las líneas presentarían siempre nivel bajo, es decir, cercano a0v, por loquela comunicación I 2 C no funcionaría. Las dos líneas del bus están normalmente en nivel lógico alto cuando están inactivas. El número de dispositivos que se puede conectar no estará a priori limitado aunqueseespecificaquenosedebesuperarunacapacidadmáximasumadade400pf.el valor delasresistencias de pull-up noesmuy crítico porlo quese puedeusar un amplio rango de valores. Una resistencia menor incrementa el consumo de los integrados pero disminuye la sensibilidad al ruido y mejora el tiempo de los flancos de subida y bajada delasseñales.valores típicos deresistencia oscilan entre los1.8 kylos 10 k. H.1. Protocolodecomunicacionesdelbus I 2 C Los dispositivos conectados al bus I 2 C tienen una dirección única para cada uno. Deestaformasepuedeestablecerunprotocolo enelqueatravésdelasdireccionesse puede indicar el dispositivo al que afecta la transmisión estando todos conectados al mismo tiempo. Existen dispositivos maestros, que pueden iniciar una comunicación y gobiernan la línea de reloj, y otros esclavos, que intervienen en la comunicación cuando son requeridos por el maestro. Pueden existir varios dispositivos con la característica de maestro yque puedenir pasándose esa capacidad.por ello, al bus I 2 C, se le denomina multi-maestro. Seconsideraqueelbusestálibrecuandoambasseñalesestánenestadológicoalto. En ese estado un dispositivo maestro puede ocupar el bus estableciendo la condición de inicio (start). La secuencia de inicio consiste en el cambio de nivel alto a nivel bajo de la línea SDA mientras la línea de reloj SCL se mantiene a nivel alto, como se muestraenlafig.8.2.enlaespecificación I 2 C sepermitenúnicamentedossecuencias especialesenlasquelalíneasdacambiamientrassclseencuentraanivelalto.estas dossecuenciasson lasdeinicio yparada. ½

3 Figura 8.2:Nivel delaslíneassda yscl durante la secuencia deinicio. El primer byte transmitido tras la secuencia de inicio contiene siete bits que componen la dirección del dispositivo que se desea seleccionar y un octavo bit que indica si la operación quese quiere realizaresuna lectura o una escritura. Si el dispositivo con el que se quiere comunicar está presente en el bus y en condiciones de comunicarse, ésterespondeconunbitdeasentimiento(ack)queconsisteenunbitanivelbajotras el último transmitido por el maestro. Cada dispositivo esclavo compara la dirección enviada con la suya propia y en caso de existir coincidencia genera el asentimiento. Con este proceso se considera que la comunicación se ha establecido. La transmisión por la línea SDA comienza por el MSB (bit más significativo). Los cambios de la línea SDA durante la comunicación se realizan en la parte baja de la señal SCL,como se muestra enla Fig Figura 8.3: Direccionado y asentimiento en tramas de lectura o escritura. El bit de lectura/escritura (R/W) a nivel bajo indica que se trata de un proceso de escritura. En este caso, el maestro envía datos al esclavo recibiendo de este un asentimiento por cada byte. Cuando el maestro envía todos los datos de la comunicación y desea liberar la comunicación, envía la secuencia de parada(stop), que consiste en un cambio de nivel bajo a nivel alto en la línea SDA mientras SCL se mantiene en nivel alto. Lasecuencia de paradase muestra en la Fig Si tras una transmisión el maestro desea seguir transmitiendo, puede enviar una nueva secuencia de inicio en lugar de la secuencia de parada, a esto se llama inicio reiterado y se puede utilizar para direccionar un nuevo dispositivo esclavo o para cambiarel estadodel bitr/w. Cuandoel bit R/Wse encuentra anivel alto se tratará de una lectura. En este caso el dispositivo maestro genera pulsos de reloj para que el dispositivo esclavo pueda ½

4 Figura 8.4: Nivelde laslíneassda yscl durante la secuencia deparada. enviar los datos. Tras cada byte recibido, el dispositivo maestro genera un bit de asentimiento. La secuencia que describe la comunicación en el caso de escritura es la siguiente: 1. Enviar secuencia de inicio. 2. Enviarla dirección deldispositivo con el bitr/w anivel bajo. 3. Enviar el número del registro interno del esclavo que se quiere escribir. 4. Enviar el byte de datos. 5. [Opcionalmente, enviar más bytes de datos]. 6. Enviar la secuencia de parada. La operación de lectura es un poco más compleja porque es necesario indicar el registro que se desea leer del dispositivo esclavo. La operación de lectura se inicia con una escritura previa indicando el registro a leer. Tras la escritura se envía un inicio reiterado y nuevamente la dirección del esclavo pero con el bit R/W a nivel alto. A partir de ese momento se leen los datos necesarios y se termina la comunicación con una secuencia de parada. La secuencia para el caso de lectura se muestra a continuación: 1. Enviar una secuencia de inicio. 2. Enviarla dirección deldispositivo con el bitr/w anivel bajo. 3. Enviar el número del registro interno del esclavo que se quiere leer. 4. Enviar una secuencia de inicio (reiterado). 5. Enviarla dirección deldispositivo con el bitr/w anivel alto. ½ ¼

5 6. Leerelbyte dedatos desdeel esclavo. 7. [Opcionalmente, leer más bytes de datos]. 8. Enviar la secuencia de parada. En la Fig. 8.5 se muestra un ejemplode secuencia delectura. Figura 8.5: Secuencia de lectura. Mientras el dispositivo maestro está leyendo desde el esclavo, la línea SDA está gobernada por el esclavo, pero el maestro es el que controla los pulsos de reloj de la línea SCL. En algunos casos, el dispositivo esclavo no dispone de forma inmediata del dato a leer en el registro indicado, este es el caso de esclavos basados en microcontrolador en los que hay otras tareas en concurrencia. En esos casos el maestro podría estar enviando pulsos de reloj sin que el esclavo pueda responder y la lectura sería errónea. El protocolo I 2 C contempla una solución para ese caso que consiste en que el esclavo puede mantener la línea SCL a nivel bajo. A esto se le llama clock stretching. Cuando el esclavo recibe el comando de lectura lo que debe hacer es poner la línea derelojanivel bajo, obtenereldatosolicitado, ponerloenelregistro detransmisión y entonces, liberar elreloj. Desde elpunto de vista del maestro, éste tratará de enviarel primer pulso de reloj para la lectura de datos liberando la línea SCL para que pase a nivel alto, pero antes de continuar comprobará que ésta realmente se encuentre a nivel alto. Si la línea SCL permanece a nivel bajo, el dispositivo maestro interpreta que el esclavo lamantiene así yesperaaque se libere SCLantesde continuar. ½ ½

6 ½ ¾

Documentos relacionados

EL BUS I2C CARACTERISTICAS. Fernando Remiro

EL BUS I2C CARACTERISTICAS. Fernando Remiro CARACTERISTICAS Fernando Remiro 1 CARACTERÍSTICAS Utiliza 2 líneas para transportar la información entre los distintos periféricos conectados al bus SDA (datos) SCL (reloj) Cada dispositivo se identifica