Diseño de Sistemas Embebidos en FPGA Curso de Posgrado Facultad de Ciencias Exactas y Tecnología UNT.

Transcripción

1 Tema 3 Parte 1: Field Programmable Gate Array Parte 2: Lenguajes de descripción de Hardware#3

2 FPGA (Field Programmable Gate Array) Diseño de Sistemas Embebidos en FPGA Curso de Posgrado Diagrama en bloques de una FPGA conceptual de organización cuadrícula

3 FPGA (Field Programmable Gate Array)

4 FPGA. BLOQUES LÓGICOS CONFIGURABLES BASADOS EN MULTIPLEXORES Están constituidos por uno o más multiplexores que, mediante la conexión adecuada de sus entradas a una variable o a un nivel constante, permiten realizar funciones lógicas de diferentes números de variables. Si poseen varias entradas y salidas se puede realizar mediante ellos una función lógica compleja o varias funciones sencillas.

5 Multiplexers #1 Cuál es la ecuación lógica que define la operación de un multiplexer? (p.ej.: un mux 8::1): S = I0./A./B./C + I1./A./B.C + I2./A.B./C + I3./A.B.C + I4.A./B./C + I5.A./B.C + I6.A.B./C + I7.A.B.C líneas de selección I0 I1 I2 I3 I4 I5 I6 I A B C S

6 Multiplexers #2 Síntesis mediante multiplexer de una función lógica A B,C I0 I1 I3 I2 I4 I5 I7 I6 líneas de selección (ahora las variables de la función) I0 I1 I2 I3 I4 I5 I6 I A(msb) B C(lsb) S

7 Multiplexers #3 El caso de un multiplexer con n entradas de control para sintetizar una función de n+1 variables C,D A,B D D 0 1 /D I0 I1 I2 I3 I4 I5 I6 I7 las cuatro conectividades de una variable D S A B C A(msb) B C(lsb)

8 Multiplexers #4 El multiplexer como herramienta lógica de uso universal Conclusiones: Un multiplexer con n entradas de control garantiza poder sintetizar CUALQUIER función lógica de n variables. Un multiplexer con n entradas de control permite particionar una función de m variables (donde m>n) en 2^n funciones de (m-n) variables. Se garantiza un retardo máximo de 4 compuertas. Nota: recordar que una función de X variables tiene 2^(2^X) conectividades!

9 Bloque lógico basado en Tablas de look-up #1 Una tabla de look-up (o LUT) es equivalente a un multiplexer, sólo que su configuración puede ser dinámicamente programable! Entrada de datos de configuración desde el Shift Register previo Clock de configuración Shift-Register Entrada serie y salida paralela líneas de configuración SI SO Salida serie hacia el Shift-Register siguiente Multiplexer 2^n::1 Salida de la función n variables lógicas Líneas de operación

10 Tablas de look-up #2 Una elaboración más potente del diseño del multiplexer permite particionarlo según las necesidades. Por ejemplo, con 2^n bits de look up es posible: Generar una función cualquiera de n variables Generar dos funciones de (n-1) variables Generar 2^m funciones de (nm) variables b0 b1 b2 b3 b4 b5 b6 b7 H0(a) H1(a) H2(a) H3(a) G0(a,b) G1(a,b) a b c Ejemplo: con n==3 (8 bits de look-up) se pueden generar: - una función F de tres variables a,b,c - dos funciones G0..1 de dos variables a,b - cuatro funciones H0..3 de una variable a F(a,b,c)

11 FPGA. BLOQUES LÓGICOS CONFIGURABLES BASADOS EN TABLAS DE CONSULTA TABLA DE CONSULTA (LOOK UP TABLE) Memoria RAM con la que se puede implementar cualquier función lógica cuyo número de variables sea igual o menor que el número de entradas de la tabla de consulta.

12 Ejemplo de BLOQUES LÓGICOS CONFIGURABLES BASADOS EN TABLAS DE CONSULTA

13 FPGA. BLOQUES LÓGICOS CONFIGURABLES CON BIESTABLES

14 FPGA. BLOQUES LÓGICOS CONFIGURABLES CON BIESTABLES REALIMENTADOS

15 FPGA. BLOQUES LÓGICOS CONFIGURABLES CON GENERACIÓN ANTICIPADA DEL ACARREO Facilitan la realización de circuitos sumadores, contadores y multiplicadores capaces de funcionar a elevada frecuencia

16 FPGA CON BLOQUES LÓGICOS CONFIGURABLES Y BLOQUES FUNCIONALES DE MEMORIA Eleva la velocidad de proceso, aprovecha mejor los terminales de entrada/salida y simplifica el diseño de la placa de circuito impreso en la que se coloca la FPGA

17 FPGA CON BLOQUES LÓGICOS CONFIGURABLES Y BLOQUES FUNCIONALES DE MEMORIA - Memoria de acceso aleatoiro (RAM) - Escritura y lectura no simultánea (Single port RAM) - Escritura/lectura simultáneas (Simple dual-port RAM) - Acceso doble (True dual-port o bidirectional dual-port) - ROM -Registros de desplazamiento - Implementadas con BLC (CLB) y RAM - FIFO

18 FPGA CON BLOQUES LÓGICOS CONFIGURABLES, BLOQUES FUNCIONALES DE MEMORIA Y MULTIPLICADORES Facilitan la realización de cálculos matemáticos complejos

19 FPGA CON BLOQUES LÓGICOS CONFIGURABLES Y PROCESADOR EMPOTRADO (EMBEDDED PROCESSOR) FPGA con procesador digital definido por hardware: a) Colocado entre los bloques lógicos configurables; b) Separado de los bloques lógicos configurables.

20 FPGA CON BLOQUES LÓGICOS CONFIGURABLES Y PROCESADOR CONFIGURADO CON ELLOS Proceso de generación de un procesador digital configurable definido mediante un programa (Software).

21 FPGA CON BLOQUES LÓGICOS CONFIGURABLES, PROCESADORES Y TRANSCEPTORES Transceptor: Arquitectura que realiza la función tanto de transmisión como de recepción de la información PowerPC: Performance Optimization With Enhanced RISC Performance Computing. Arquitectura que optimiza los tiempos de ejecución de los procesadores RISC.

22 FPGA. Recursos lógicos de una Arria 5

23 FPGA. Recursos lógicos de MAX II

24 FPGA. BLOQUES DE ENTRADA/SALIDA CONFIGURABLES Elección de variable directa o inversa Implementado con multiplexores de dos canales que permiten seleccionar la variable directa o inversa. Memorización de entrada y salida Implementado con biestables que memorizan las señales de entrada o de salida del bloque para facilitar la sincronización de variables externas y elevar los recursos de la FPGA

25 FPGA. Recursos de interconexión

26 FPGA. Recursos de interconexión. MultiTrack

27 Parte 2: Diseño de Sistemas Embebidos en FPGA Curso de Posgrado Lenguajes de descripción de Hardware#3

28 Sentencias Secuenciales: FOR en VHDL. Permite un bucle que se repite un número fijo de veces. Ejemplo: Contar la cantidad de 1 de una señal binaria de 32 bits.

29 Sentencias Concurrente: FOR GENERATE AHDL Y VHDL Permite implementar concurrentemente un bucle que se repite un número fijo de veces. AHDL VHDL

30 Librerías Libres : OpenCore Pimitivas Macrofunciones Megafunciones De valor agregado MegaCore IP: Bloques funcionales que se pueden probar antes de comprar Ejemplos: UART, FFT, PCI AMPP: Altera Megafunction Partners Program Bloques funcionales que se compran para poder usarlos Ejemplos: ucontrollers, DSP, PCI

31 Librerías: Primitivas: Bloques funcionales básicos Buffer Primitives: TRI Flipflop & Latch Primitives DFF SRFF DFFE SRFFE JKFF TFF JKFFE TFFE LATCH Input & Output BIDIR or INOUT INPUT or IN OUTPUT orout Logic Primitives AND BAND NAND BNAND OR BOR NOR BNOR NOT VCC GND XNOR XOR

32 Librerías: Macrofunciones: Bloques funcionales de la serie 74XX Adders Latches Arithmetic Logic Units Multipliers Buffers Multiplexers Comparators Parity Generators/Checkers Converters Rate Multipliers Counters Registers Decoders Shift Registers Digital Filters Storage Registers EDAC SSI Functions Encoders True/Complement I/O Elements Frequency Dividers

33 Librerías: Megafunciones: Bloques funcionales complejos de alto nivel que implementan funciones parametrizadas Gates lpm_and lpm_inv lpm_bustri lpm_clshift lpm_constant lpm_decode busmux lpm_mux lpm_or lpm_xor mux Arithmetic Components divide* lpm_compare lpm_abs lpm_counter lpm_add_sub lpm_divide lpm_mult Storage Components Altdpram lpm_latch csfifo lpm_shiftreg dcfifo lpm_ram_dp scfifo lpm_ram_dq csdpram lpm_ram_io lpm_ff lpm_rom lpm_fifo lpm_dff lpm_fifo_dc lpm_tff

34 Uso de librerías. AHDL vs VHDL AHDL. Función Prototipo VHDL. Declaración del componente Alternativamente se puede usar:

35 Uso de librerías. Instanciación AHDL En funciones primitivas no es necesario declarar la función prototipo. Macrofunción y Primitivas. Sintaxis Megafunción. Sintaxis

36 Uso de librerías. Instanciación VHDL Todos los componentes de las primitivas se encuentran en. maxplus2\vhdl93\altera

37 Uso de librerías. Instanciación Componentes VHDL Sintaxis En sector declarativo de la arquitectura En el cuerpo de la arquitectura En funciones primitivas no es necesario declarar el componente. Sólo hay que agregar la librería:

38 Ejemplo: Implementar en AHDL un contador binario de rizo

39 Ejemplo: Implementar en VHDL un contador binario de rizo

40 Uso de Macrofunciones en AHDL

41 Uso de Macrofunciones en VHDL Todos los componentes de las macrofunciones se encuentran en. maxplus2\vhdl93\altera En macrofunciones no es necesario declarar el componente. Sólo hay que agregar la librería:

42 Uso de Megafunciones : lpm_add_sub

43 Uso de Megafunciones : lpm_add_sub en AHDL

44 Uso de Megafunciones : lpm_add_sub en VHDL Todos los componentes de las megafunciones se encuentran en. maxplus2\vhdl93\lpm En megafunciones no es necesario declarar el componente. Sólo hay que agregar la librería: