HOY en día, los arreglos de compuertas
|
|
- María Cristina Toledo Pérez
- hace 8 años
- Vistas:
Transcripción
1 ENINV IE 2010 Encuentro de Investigación en Ingeniería Eléctrica Zacatecas, Zac, Marzo 25 26, 2010 Plataforma para la implementación de algoritmos de Procesamiento Digital de Imágenes en arquitecturas reconfigurables Córdova D., García E., y Moreno A. Lab. de Procesamiento Digital de Señales, Depto. de Ingeniería Eléctrica, Zacatecas ZAC TEL: +(492) , ext. 169 correo-e: diana mce@hotmail.com, egarcia@uaz.edu.mx, morenob20@hotmail.com Resumen En este documento se presenta la información referente al desarrollo de una plataforma que permite procesar imágenes mediante el uso de arreglos de compuertas programables en campo (FPGA). Esta plataforma se implementó en el FPGA Spartan 3 de Xilinx cuyos módulos de recepción, transmisión y procesamiento fueron diseñados en el lenguaje de descripción de hardware (VHDL) con ayuda del software Xilinx ISE8.2i, obteniendo un sistema de procesamiento que trabaja en sincronía entre la PC y el FPGA. Abstract On this document is presented the information about the implementation of a platform that allows image processing using Field Programmable Gate Array (FPGA). This platform was implemented in the Spartan 3 FPGA from Xilinx, the modules of reception, transmission and processing were designed in hardware description language (VHDL) with the Xilinx ISE8.2i software, obtaining this way a system that works in synchrony between the PC and FPGA. Descriptores Arquitecturas reconfigurables, FPGA, Procesamiento Digital de Imágenes, VHDL. I. INTRODUCCIÓN HOY en día, los arreglos de compuertas programables en campo (del inglés, FPGA Field Programmable Gate Array) son una opción atractiva para el desarrollo de aplicaciones de procesamiento digital, debido a que disponen de una arquitectura reconfigurable que permite una gran capacidad de paralelismo y flexibilidad. Aunque las primeras generaciones de FPGAs fueron limitadas, en la actualidad y con el desarrollo de la tecnología, los FPGAs incorporan más elementos con una amplia gama de soluciones de conectividad, haciendo posible el diseño de complejos y potentes sistemas en un solo dispositivo. Una de sus múltiples aplicaciones está dirigida al área de Procesamiento Digital de Imágenes (PDI), en donde se han desarrollado plataformas que permiten realizar algoritmos como la igualación de histograma (realce), filtrado (remoción de
2 287 ENINV IE 2010 Encuentro de Investigación en IE, Marzo, 2010 ruido) y segmentación, obteniendo resultados óptimos. De acuerdo a lo anterior, el trabajo se encuentra estructurado de la siguiente manera. En la sección II se abordan aspectos fundamentales sobre los dispositivos reconfigurables (FPGAs), así como su forma de programación. En esta misma sección se exponen los conceptos referentes a los algoritmos de PDI que se trabajan en el proyecto. EnlasecciónIIIserealizaunadescripcióngeneral del proyecto a desarrollar, destacando los componentes principales de la Plataforma de desarrollo para Procesamiento Digital de Imágenes, así como algunas limitantes que presenta. En seguida (sección IV), se muestra de una manera más detallada el diseño de la Plataforma, destacando la descripción funcional de cada uno de los componentes mediante el uso del lenguaje VHDL, para su posterior implementación en el FPGA. Finalmente, en la sección V, se realiza la validación del sistema completo. Para esto se utilizan algunas imágenes de prueba que son procesadas de manera satisfactoria por el algoritmo implementado dentro del FPGA. II. FUNDAMENTOS TEÓRICOS módulos son independientes entre sí y pueden interconectarse para formar un módulo más complejo. La gran ventaja de utilizar estos dispositivos radica en que todo el desarrollo se lleva a cabo en un solo ambiente de trabajo. El diseñador propone la función lógica a realizar y en base a métodos de descripción define los parámetros de su problema. Esto se hace por medio del Lenguaje de Descripción de Hardware (VHDL). A. Arquitectura FPGA Para llevar a cabo el presente proyecto se utilizó el FPGA de la serie Spartan 3 de Xilinx. Esta familia presenta varias características que la hacen apropiada para análisis de imágenes [1], como: Bloques lógicos configurables (CLB, Configurable Logic Blocks). Bloques de Entrada/Salida (IOB, Input/Output Blocks). Bloques de RAM. Multiplicadores. Manejador de Reloj Digital (DCM, Digital Clock Manager). En la Figura 1 se muestra el diagrama a bloques para los dispositivos de la familia Spartan 3. Los FPGAs son circuitos integrados que contienen bloques de lógica configurables(clb), bloques de entrada y salida (IOB) y canales de comunicación cuya interconexión y funcionalidad se puede programar. Un FPGA se compone de elementos con recursos no comprometidos que pueden ser seleccionados, configurados e interconectados por el usuario. Estos dispositivos se componen de cierto número de módulos lógicos, que determinan la capacidad del dispositivo. Los Figura 1. Diagrama de bloques básico para la familia Spartan 3.
3 Córdova et al.: Plataforma para PDI en FPGA 98 3 B. Lenguaje de Descripción de Hardware (VHDL) Para llevar a cabo la programación del FPGA es necesario utilizar un lenguaje de descripción de Hardware (VHDL) que consiste en una serie de instrucciones y directivas parecidas a los lenguajes de programación de alto nivel. A diferencia de estos lenguajes, los lenguajes de descripción de hardware no se usan para implementar un algoritmo en una computadora. Como su nombre lo indica, se utilizan para describir componentes que forman parte de un circuito y su interconexión, además de que soportan nociones de tiempo real. La estructura general de un programa en VHDL está formada por módulos o unidades de diseño, cada uno de ellos compuesto por un conjunto de declaraciones e instrucciones que definen, describen, estructuran, analizan y evalúan el comportamiento de un sistema [2]. De este modo, una entidad VHDL es simplemente una declaración de las entradas y salidas de un módulo, mientras que una arquitectura VHDL es una descripción detallada del comportamiento o estructura interna del módulo (ver Figura 2). archivo de texto (Ej. diseño1.vhd) entity: declaración de entidad architecture: definición de arquitectura Figura 2. Estructura de un programa en VHDL. C. Técnicas de Procesamiento Digital de Imágenes Existe una gran variedad de técnicas en el área de Procesamiento Digital de Imágenes, sin embargo algunas de ellas, aunque simples sirven de base para el desarrollo de algoritmos más complejos. Estas técnicas como el histograma, aportan información importante acerca de la calidad o contraste que presenta la imagen. Hay otras técnicas, como la igualación de histograma, que son utilizadas para tareas de realce, lo cual permite obtener imágenes de mejor calidad para su procesamiento posterior en tareas de segmentación, reconocimiento, etc. En la siguiente sección, se hace la fundamentación de estos algoritmos para su posterior implementación en la Plataforma planteada, la cual puede servir de base para el desarrollo de algoritmos más complejos. C.1 Igualación de Histograma Muchas técnicas de procesamiento digital de imágenes hacen uso de la información que aporta el histograma. El histograma de una imagen f(x,y) con niveles de gris en el intervalo de [0, L], denotado por h(r k ), es una función disctreta dada por : h(r k ) = n k (1) donde r k es el k-ésimo nivel de gris y n k es el número de pixeles con nivel de gris k. La gráfica de h(r k ) Vs. n k es llamada propiamente histograma y sirve de base para la técnica llamada igualación de histograma, utilizada principalmente en aplicaciones de realce de imágenes que incluyen radiología, imágenes térmicas, etc.
4 410 9 ENINV IE 2010 Encuentro de Investigación en IE, Marzo, 2010 A partir de (1), es posible obtener un histograma normalizado respecto al número total de pixeles (N) en la imagen [3] : p(r k ) = n k N (2) La función descrita por(2) corresponde a una función de distribución de probabilidad (fdp) asociada con el histograma de la imagen de entrada. En base a la ecuación anterior, puede definirse la función de distribución acumulativa (fda) como: con k=0, 1, 2,..., L-1. k s k = p(r j ) (3) j=0 Esta función se emplea posteriormente como regla de transformación para convertir los valores de los pixeles de la imagen de entrada en valores distintos en la imagen de salida. En esencia, es una técnica que realiza un ajuste o redistribución de los pixeles para lograr un histograma uniforme, logrando un incremento en el rango de los niveles de gris y consecuentemente, un aumento en el contraste de la imagen resultante. III. PLANTEAMIENTO DEL PROYECTO Se plantea el diseño de una Plataforma en FPGA que permita realizar la descripción de las funciones de procesamiento digital de imágenes empleando VHDL. La Plataforma consiste en los siguientes módulos: 1. Captura o carga de las imágenes. Esta etapa incluye la captura de imagen de entrada a partir de una cámara conectadaalacomputadora.atravésdeunprograma desarrollado en Matlab, se captura y transfiere (vía serie) la imagen hacia el módulo de procesamiento (FPGA). 2. Módulo de Procesamiento en el FPGA. Permite implementar y verificar diferentes estructuras o propuestas de los algoritmos de procesamiento de imágenes. 3. Etapa de despliegue. Es la encargada de mostrar las gráficas o imágenes que ilustran el resultado del procesamiento. La imagen procesada es enviada hacia la computadora para ser desplegada por la aplicación desarrollada en Matlab. De manera opcional, la imagen resultante puede ser enviada también hacia el puerto VGA que contiene la tarjeta para mostrar los resultados en un monitor. En esta primera versión del sistema, se utiliza la computadora tanto para la captura de la imagen, como para el despliegue de los resultados del procesamiento, ya que la idea principal de esta propuesta es que sirva de base para el desarrollo y verificación de los algoritmos en el FPGA, dejando de lado el procesamiento en tiempo real, debido al retardo implícito en la transferencia de los datos entre la PC y la tarjeta FPGA. Sin embargo, la computadora puede ser reemplazada por una tarjeta de adquisición que realice directamente la captura y transferencia de la imagen hacia el FPGA y por otra parte se puede desplegar la información a través del puerto VGA para tener una Plataforma completamente independiente, que pueda incluso ser aplicada en sistemas de procesamiento en tiempo real. EnlaFigura3semuestralaPlataformacompleta.
5 Córdova et al.: Plataforma para PDI en FPGA Figura 3. Plataforma para implementación de algoritmos de Procesamiento Digital de Imágenes. IV. IMPLEMENTACIÓN DEL MÓDULO DE PROCESAMIENTO Dado que la tecnología basada en FPGA permite realizar un diseño modular, se hizo la descripción funcional de cada componente mediante el lenguaje VHDL, dando como resultado el bloque mostrado en la Figura 4. En éste se muestran las terminales de entrada y salida del componente completo, que incluye tanto la interfaz de recepción y transmisión así como el módulo de procesamiento de imágenes. Rx: Línea de recepción (entrada al módulo Receptor RxRS232). Tx: Línea de transmisión (salida del módulo Transmisor TxRS232). FinTx: Línea que indica el fin de la transmisión. Dato: Señal de entrada y salida (pixeles de la imagen). Strobe: Señal que habilita la transmisión, siempre y cuando el dato sea válido. Imap: Señal de salida (imagen procesada). La función de cada uno de estos módulos es la siguiente: A. Módulos de transmisión (Tx) y recepción (Rx) Son los componentes encargados de la transferencia de la información entre la computadora (PC) y la tarjeta FPGA a través del puerto serie, utilizando el estándar de comunicación RS-232C. El diseño de estos módulos permite que la velocidad de transmisión/recepción de los datos pueda ser configurada para diferentes valores (típicamente 2400, 4800, bps). Sin embargo, para minimizar el retardo debido a la transferencia de las imágenes, se fijó la velocidad más alta. Con esto, el formato de transmisión es de bps, 8 bits por dato, sin paridad y un bit de paro (115200, 8,N,1). B. Módulo de procesamiento Figura 4. Módulos para la recepción, transmisión y procesamiento de la imagen. Lafunción de cadaunade las terminalesqueda descrita de la siguiente forma: clk: Reloj base del sistema (Frec=50 MHz). rst: Reset del sistema. Corresponde al bloque donde se diseña la estructura que tendrá el algoritmo de procesamiento que se desea implementar. Para verificar el adecuado funcionamiento de la Plataforma propuesta se llevó a cabo el diseño de un módulo en el FPGA para realizar el ajuste de contraste de una imagen, a través de la técnica de igualación de histograma.
6 ENINV IE 2010 Encuentro de Investigación en IE, Marzo, 2010 Generalmente, el método para realizar la igualación del histograma parte precisamente de la obtención del histograma h(r k ) hasta llegar al cálculo de la función de distribución acumulativa, definida en (3). En [4] y [5], se presentan métodos simples y directos para realizar el algoritmo de igualación de histograma usando un FPGA. Sin embargo, estos esquemas muestran que el mínimo tiempo requerido para el cálculo del histograma y la igualación de histograma para una imagen de tamaño 256 x 256 (con una frecuencia de reloj de 50 MHz) es mayor de 13 ms. Para imágenes de mayores dimensiones (por ejemplo de 512 x 512), el tiempo de cálculo en este tipo de diseños se incrementa por un factor de 4, lo cual hace prohibitivo su uso en algunas aplicaciones que involucren tiempo real. A pesar de que el objetivo de este trabajo, en esta primera instancia, no incluya el procesamiento en tiempo real, el algoritmo para el cálculo de la igualación de histograma se basa en la arquitectura propuesta en [6]. Una de las ventajas de esta configuración es que realiza el cálculo tanto del histograma, como la igualación prácticamente en paralelo, lo cual implica un menor tiempo de procesamiento. El diagrama a bloques del módulo para la igualación del histograma se muestra en la Figura 5: Reloj Reset Decodif. 8 a 256 Hab Temporización y control y0 y1 y255 Arreglo de 256 Contadores (16 bits) Multiplexor Selector Tabla de Transform. RAM (256x 8) Dirección Figura 5. Módulo para la Igualación del histograma. El esquema anterior está diseñado para calcular la tabla de transformación (igualación de histograma) para imágenes en tonos de gris (L=256), de tamaño 256 x 256. El circuito consta de las siguientes unidades: Contadores de 16 bits: Este arreglo de contadores reemplaza el esquema clásico para cálculo del histograma, donde generalmente se utiliza una memoria RAM de 256 localidades. Cada contador es responsable de efectuar dos tareas: Primeramente, cuenta el número de ocurrencias de cada nivel de gris en el intervalo de 0 a 255 y de forma simultánea acumula la probabilidad del nivel de gris actual, con la probabilidad de todos los pixeles cuyos valores sean menores que el valor del pixel actual. El resultado de este proceso de acumulación (función de distribución acumulativa), corresponde a los valores que serán almacenados en la tabla de transformación. Ya que el cálculo de la tabla es realizado en forma paralela al cálculo del histograma, se da un ahorro de tiempo en el proceso. Decodificador de 8 a 256: Se trata de un decodificador no convencional, ya que además de activar una única salida por cada combinación de entrada, adicionalmente todas las salidas asociadas con entradas que tengan niveles de gris mayores al valor del pixel actual, son forzadas a un nivel lógico alto. Por lo tanto, la función principal de este decodificador es habilitar a los contadores asignados tanto al pixel actual como a los pixeles cuyos valores sean mayores que éste, de tal forma que el cálculo del histograma y de la función de transformación se ejecute en paralelo. Multiplexor: Se encarga de transferir la
7 Córdova et al.: Plataforma para PDI en FPGA cuenta registrada por los contadores hacia la memoria. Tabla de transformación (Memoria RAM): Los valores almacenados en este bloque corresponden a la tabla de transformación que se utiliza para modificar la imagen de entrada y producir la imagen mejorada. Ctos. de temporización y control: Son los circuitos que generan las señales de sincronía entre los distintos elementos del sistema, además de controlar el flujo de la información a través de los mismos. unidad, por lo que deberá ser escalada para cubrir el intervalo de[0,255]. El eje horizontal corresponde a los niveles de gris de la imagen de entrada y el eje vertical a los niveles de la imagen de salida. Los valores de esta función son calculados dentro del módulo y almacenados en la Memoria RAM. V. PRUEBAS Y RESULTADOS Se realizó la validación del algoritmo bajo prueba por medio de la tarjeta Spartan 3 de Xilinx, dando los siguientes resultados. En la Figura 6 se muestra la imagen original y su histograma respectivo. De éste, se obtiene que el máximo nivel de gris presente en la imagen es de 128, lo cual implica un intervalo dinámico de tonos de gris relativamente pequeño. Esto se traduce en una imagen con un bajo nivel de contraste. Figura 7. Funciones de distribución de probabilidad (fdp) y de distribución acumulativa (fda). La Figura 8 corresponde al resultado que entrega el algoritmo de igualación implementadoenelfpga.seanexaelhistogramadonde sevelaredistribucióndelosnivelsdegris,para cubrir prácticamente el intervalo completo [0, 255]. En la imagen procesada se aprecia el efecto de la técnica de igualación, la cual incrementa el nivel de contraste de la imagen original. Figura 6. Imagen original e histograma. La Figura 7 muestra las gráficas correspondientes a los valores de la función de distribución de probabilidad (fdp) y de distribución acumulativa (fda) dadas en (2) y (3) respectivamente. La gráfica de la fda es una función monótonamente creciente cuyo valor máximo es la Figura 8. Imagen procesada e histograma. VI. CONCLUSIONES Es posible llevar a cabo técnicas de Procesamiento Digital de Imágenes por medio de arquitecturas reconfigurables (FPGA) obteniendo resultados satisfactorios.
8 ENINV IE 2010 Encuentro de Investigación en IE, Marzo, 2010 La plataforma presentada muestra algunas limitantes referentes al procesamiento en tiempo real, debido al retardo implícito en la transferencia de la información. Sin embargo éstas pueden ser subsanadas empleando un módulo de captura que transmita directamente la imagen al módulo de procesamiento. Con esto, se puede alcanzar un sistema de procesamiento independiente de la PC. Lo anterior puede ir aunado a la inclusión de un monitor VGA conectado al puerto de la tarjeta, para el despliegue de los resultados. [6] Alsuwailem A. M. A Novel FPGA Based Realtime Histogram Equalization Circuit for Infrared Image Enhancement, J. of Active and Passive Electronic Devices, Vol. 3, p Esta plataforma puede servir de base para la incorporación de bloques de procesamiento más complejos, teniendo en cuenta la dificultad inherente que presenta la descripción funcional de dichos algoritmos a nivel de circuitos. Para la implementación de un diseño en el FPGA, se deberán contemplar diferentes aspectos como: capacidad de la plataforma (FPGA), simplicidad de la estructura propuesta, tiempo de procesamiento, etc., dependiendo de los requerimientos de la aplicación. Referencias [1] Sánchez, M., Diseño en FPGA de un circuito comparador de imagenes, Centro de Investigación y de Estudios Avanzados Instituto Politécnico Nacional, 2005, p [2] Maxinez, D., Alcalá, J., VHDL, El arte de programar sistemas digitales, Patria, Pub. Co.,2008, México. [3] González, C., Woods, E., Digital Image Processing, Addison-Wesley, Pub. Co., 1992, United States of America. [4] Xiying, L., Guqiang, N., Yanmei, C., Tian, P. and Yanli, Z. Real-time Image Histogram Equalization Using FPGA,Proc. Spie, Conf., 3561, 1998, p [5] Dongsheng, G.,Nansheng, Y., Defu, P. Min, H., Xiaoyan, S. and Reolan,Z. A DSP+FPGA based real-time histogram equalization system of infrared image, Proc. Spie, 4602, 2001, p
Palabras Clave: Vídeo en FPGA, Procesamiento en Tiempo Real RESUMEN
Procesamiento de Vídeo en Tiempo Real Utilizando FPGA J. G. Velásquez-Aguilar, A. Zamudio-Lara Centro de Investigación en Ingeniería y Ciencias Aplicadas, Universidad Autónoma del Estado de Morelos, Cuernavaca,
Más detallesUniversidad Autónoma de Baja California Facultad de Ingeniería Mexicali
Sumadores En este documento se describe el funcionamiento del circuito integrado 7483, el cual implementa un sumador binario de 4 bits. Adicionalmente, se muestra la manera de conectarlo con otros dispositivos
Más detallesLaboratorio 4: Uso de una FPGA
Laboratorio 4: Uso de una FPGA Objetivos: Conocer y comprender la estructura interna de una FPGA y su tarjeta de desarrollo que será usada en el laboratorio, y los cuidados y recomendaciones para evitar
Más detallesCAPÍTULO I. Sistemas de Control Distribuido (SCD).
1.1 Sistemas de Control. Un sistema es un ente cuya función es la de recibir acciones externas llamadas variables de entrada que a su vez provocan una o varias reacciones como respuesta llamadas variables
Más detallesPROCESAMIENTO DIGITAL DE IMÁGENES MEDIANTE EL USO DE UN FPGA Y LENGUAJE VHDL
PROCESAMIENTO DIGITAL DE IMÁGENES MEDIANTE EL USO DE UN FPGA Y LENGUAJE VHDL N. E. Chávez Rodríguez*, A. M. Vázquez Vargas** *Departamento de Computación **Departamento de Procesamiento Digital de Señales
Más detallesIng. Fernando Saá. RESUMEN
DISEÑO E IMPLEMENTACIÓN DE UNA CELDA DE MANUFACTURA CON BRAZO ROBÓTICO CENTRALIZADO Y CONTROL DE CALIDAD CON VISIÓN ARTIFICIAL EN EL LABORATORIO DE ROBÓTICA INDUSTRIAL DE LA ESPE-L Autores: Investigador
Más detallesIntroducción a los FPGAs y el Cómputo Reconfigurable Miguel Morales Sandoval INAOE, 2006
Introducción a los FPGAs y el Cómputo Reconfigurable Miguel Morales Sandoval INAOE, 2006 Qué son los FPGAs? Matriz de bloques lógicos configurables (CLB) y una matriz de interconexión. Los bloques lógicos
Más detallesMetodologías de diseño de hardware
Capítulo 2 Metodologías de diseño de hardware Las metodologías de diseño de hardware denominadas Top-Down, basadas en la utilización de lenguajes de descripción de hardware, han posibilitado la reducción
Más detallesFigura 1.4. Elementos que integran a la Tecnología de Información.
1.5. Organización, estructura y arquitectura de computadoras La Gráfica siguiente muestra la descomposición de la tecnología de información en los elementos que la conforman: Figura 1.4. Elementos que
Más detallesCONTROL DIGITAL PARA CONVERTIDOR MULTINIVEL ALIMENTADO CON ENERGÍA SOLAR. Anexo A: FPGA. Introducción
Anexo A: FPGA Introducción Cuando se requiere del diseño de un sistema electrónico y surge la necesidad de implementar una parte con hardware dedicado son varias las posibilidades que hay. Una es un diseño
Más detalles1. VIRTUALIZACION DEL PROCESO REAL.
CAPITULO IV DISEÑO 86 En este capítulo se muestra el diseño realizado para el desarrollo del CD Interactivo del Museo e Historia Militar de la Fuerza Armada de El Salvador, se ilustra claramente el proceso
Más detallesImplementación de la transformada wavelet discreta para imágenes en un FPGA
Implementación de la transformada wavelet discreta para imágenes en un FPGA Madeleine León 1, Carlos A. Murgas 1, Lorena Vargas 2, Leiner Barba 2, Cesar Torres 2 1 Estudiantes de pregrado de la Universidad
Más detallesUNIVERSIDAD NACIONAL FEDERICO VILLARREAL FACULTAD DE INGENIERÍA ELECTRÓNICA E INFORMÁTICA SÍLABO
SÍLABO ASIGNATURA: MICROELECTRÓNICA CÓDIGO: 8F0108 1. DATOS GENERALES 1.1. DEPARTAMENTO ACADÉMICO : Ing. Electrónica e Informática 1.2. ESCUELA PROFESIONAL : Ingeniería de Mecatrónica 1.3. CICLO DE ESTUDIOS
Más detallespodemos enfocar al funcionamiento del robot, es decir la parte de electrónica. Para que el
CAPÍTULO 4 Funcionamiento del Robot Después de analizar paso a paso el diseño y funcionamiento de la interfase, nos podemos enfocar al funcionamiento del robot, es decir la parte de electrónica. Para que
Más detallesDispositivos Lógicos Programables (FPGAs) Guillermo Güichal Emtech www.emtech.com.ar
Dispositivos Lógicos Programables (FPGAs) Guillermo Güichal Emtech www.emtech.com.ar Temario Introducción Circuitos Digitales FPGAs Flujo y Herramientas de Diseño Diseño para Síntesis Simulación Ejemplos
Más detallesDESCRIPCION DEL SITEMA MASTER.
DESCRIPCION DEL SITEMA MASTER. ESTRUCTURA. El sistema MASTER (Sistema Modular para Control Adaptativo en Tiempo Real) se ha implementado en base a un computador compatible PC-AT, dotado de una tarjeta
Más detallesDiseño de un sistema de adquisición de datos de un micrófono utilizando una FPGA
Diseño de un sistema de adquisición de datos de un micrófono utilizando una FPGA Experimental III: Introducción a la Microfabricación y FPGA - Instituto Balseiro Mauricio Tosi Diciembre de 2013 Resumen
Más detallesCOPPEL MANUAL TÉCNICO MCC DE SISTEMAS PROGRAMACIÓN DESCRIPCIÓN DEL PROCESO DE ARQUITECTURA DE SOFTWARE
COPPEL MANUAL TÉCNICO MCC DE SISTEMAS PROGRAMACIÓN DESCRIPCIÓN DEL PROCESO DE ARQUITECTURA DE SOFTWARE Creado en May/14 Objetivo: Contar con una guía de las actividades que se deben realizar en esta fase,
Más detallesJAVAFilters: Cálculo y Diseño de Filtros Analógicos y Digitales Primavera 2004
CAPITULO 2. DESCRIPCIÓN DEL PROYECTO. 2.1 OBJETIVOS DEL PROYECTO. La finalidad del presente proyecto no se centra en el estudio a profundidad de la teoría de los filtros eléctricos, más bien consiste en
Más detallesIdsGpsWeb CENTRO DE CONTROL
Qué es IdsGpsWeb? En un sistema de localización automática de vehículos o personas donde podremos ver su posición en cualquier momento, aplicado a cualquier flota de vehículos o personas que necesitemos
Más detalles1.- DATOS DE LA ASIGNATURA. Diseño Digital Avanzado con FPGAs. Nombre de la asignatura: Carrera: Ingeniería Electrónica. Clave de la asignatura:
1.- DATOS DE LA ASIGNATURA Nombre de la asignatura: Carrera: Clave de la asignatura: (Créditos) SATCA 1 Diseño Digital Avanzado con FPGAs Ingeniería Electrónica SDJ 1203 4 2 6 2.- PRESENTACIÓN Caracterización
Más detalles5. Despliegue en la PC
5 DESPLIEGUE EN LA PC 62 5.1 Conexión a la PC por medio de la tarjeta de audio La adquisición de señales analógicas es un trabajo que cada vez se hace más necesario en todos los campos relacionados con
Más detallesManual de usuario para Android de la aplicación PORTAFIRMAS MÓVIL
Manual de usuario para Android de la aplicación PORTAFIRMAS MÓVIL Índice 1 Introducción... 5 1.1 Perfil de la aplicación... 5 1.2 Requisitos técnicos... 5 2 Manual de usuario... 7 2.1 Instalación del certificado...
Más detallesINGENIERIA EN MICROCONTROLADORES. Protocolo RS-485. Introducción
INGENIERIA EN MICROCONTROLADORES Protocolo RS-485 Introducción P R O T O C O L O R S - 4 8 5 www.i-micro.com Ingeniería en Microcontroladores Teléfono 044 55 11 29 55 05 E-mail: cursos@i-micro.com elp@i-micro.com
Más detallesManual de Procedimientos
1 de 13 Elaborado por: Oficina de Planeación y Desarrollo Institucional -Área de Calidad y Mejoramiento- Revisado por: Aprobado por: Coordinador Área de Jefe de la Oficina de Informática y Telecomunicaciones
Más detallesPROCEDIMIENTO OPERATIVO DESARROLLAR SISTEMAS INFORMÁTICOS PDO-COCTI-DTIN-04
Autorización Este documento entra en vigor a partir del 2 de agosto del 2005, a través de su autorización por parte del Dr. Francisco Javier Rojas Monroy, Coordinador de Operaciones, Calidad y Teclogía
Más detallesIntroducción. Ciclo de vida de los Sistemas de Información. Diseño Conceptual
Introducción Algunas de las personas que trabajan con SGBD relacionales parecen preguntarse porqué deberían preocuparse del diseño de las bases de datos que utilizan. Después de todo, la mayoría de los
Más detallesFigura 87. Apariencia física de VIFIBIO
117 9. RESULTADOS El resultado final de este trabajo de grado es un dispositivo llamado VIFIBIO, el cual permite graficar una señal que viene del fisiógrafo ya mencionado anteriormente. Pero detrás de
Más detallesTEMA 3 PROFESOR: M.C. ALEJANDRO GUTIÉRREZ DÍAZ 2 3. PROCESAMIENTO DE CONSULTAS DISTRIBUIDAS
1 1 BASES DE DATOS DISTRIBUIDAS TEMA 3 PROFESOR: M.C. ALEJANDRO GUTIÉRREZ DÍAZ 2 3. PROCESAMIENTO DE CONSULTAS DISTRIBUIDAS 3.1 Metodología del procesamiento de consultas distribuidas 3.2 Estrategias de
Más detallesCapítulo 1 CAPÍTULO 1-INTRODUCCIÓN-
CAPÍTULO 1-INTRODUCCIÓN- 1 1.1 INTRODUCCIÓN El Procesamiento Digital de Señales es un área de la ingeniería que ha estado creciendo rápidamente a través de las últimas décadas. Su rápido desarrollo es
Más detallesDiagramas del UML. A continuación se describirán los diagramas más comunes del UML y los conceptos que representan: Diagrama de Clases
El UML está compuesto por diversos elementos gráficos que se combinan para conformar diagramas. Debido a que el UML es un lenguaje, cuenta con reglas para combinar tales elementos. La finalidad de los
Más detallesSolución de No conformidades
Solución de No conformidades Documento de Construcción Solución de No conformidades 1 Tabla de Contenido Diagrama Del Proceso... 2 Sub Proceso Acción Correctiva... 3 Ejecutar Plan De Acción... 4 Proceso
Más detalles1. Aplicación de la conmutación de circuitos y la conmutación de paquetes. 1.1 Sistema de señalización número 7 (SS7).
REDES DE COMPUTADORES I Lectura No. 5. TEMAS: 1. Aplicación de la conmutación de circuitos y la conmutación de paquetes. 1.1 Sistema de señalización número 7 (SS7). SISTEMA DE SEÑALIZACIÓN NÚMERO 7 (SS7)
Más detallesPor el rápido crecimiento de Internet la tecnología se ha tenido que adaptar para cubrir las
Capítulo 1 Introducción Por el rápido crecimiento de Internet la tecnología se ha tenido que adaptar para cubrir las demandas de mayor ancho de banda. Para cubrir esta demanda los proveedores de Internet
Más detallesPRC-DTI-006 Administración de Roles de los Sistemas de Información de la DTI Procedimiento Dirección de TI - COSEVI
PRC-DTI-006 Administración de Roles de los Sistemas de Información de la DTI Procedimiento Dirección de TI - COSEVI Versión: 1.0 Fecha de la versión: Febrero del 2012 Creado por: PwC Costa Rica Aprobado
Más detalles4. METODOLOGÍA. 4.1 Materiales. 4.1.1 Equipo
4. METODOLOGÍA 4.1 Materiales 4.1.1 Equipo Equipo de cómputo. Para el empleo del la metodología HAZOP se requiere de un equipo de cómputo con interfase Windows 98 o más reciente con procesador Pentium
Más detallesTEMA VII: DISEÑO SECUENCIAL PROGRAMABLE
TEMA VII: ISEÑO SECUENCIAL PROGRAMABLE e igual forma que podíamos disponer de dispositivos combinacionales programables para poder implementar funciones combinacionales en un solo integrado, en el dominio
Más detallesIntroducción. 3.1 Modelo del Transistor
3 Celdas Básicas Introducción Muchas de las celdas utilizadas a lo largo de este trabajo están conformadas por circuitos más pequeños que presentan un comportamiento particular. En capítulos posteriores
Más detallesTELEX. SISTEMA PARA EL CONTROL DE GASTOS TELEFÓNICOS Anyell Cano Ramos anyell@minrex.gov.cu Ministerio de Relaciones Exteriores Cuba RESUMEN
TELEX. SISTEMA PARA EL CONTROL DE GASTOS TELEFÓNICOS Anyell Cano Ramos anyell@minrex.gov.cu Ministerio de Relaciones Exteriores Cuba RESUMEN El Ministerio de Relaciones Exteriores de Cuba (MINREX) es el
Más detallesDESARROLLO DE SOFTWARE DEFINICIÓN GENERAL DEL PROCESO GABY LORENA GUERRERO LEYDI ROCIO ERAZO PABLO FELIPE MIRANDA WALTER ALEXIS ANTE
DESARROLLO DE SOFTWARE DEFINICIÓN GENERAL DEL PROCESO GABY LORENA GUERRERO LEYDI ROCIO ERAZO PABLO FELIPE MIRANDA WALTER ALEXIS ANTE UNIVERSIDAD DEL CAUCA FACULTAD DE INGENIERÍA ELECTRÓNICA Y TELECOMUNICACIONES
Más detallesCAPITULO I INTRODUCCION. Conforme la informática avanza, las imágenes se han convertido en un área muy
Introducción 4 CAPITULO I INTRODUCCION 1.1 Compresión de Imágenes. Conforme la informática avanza, las imágenes se han convertido en un área muy importante de esta. Hoy en día surgen más entornos gráficos
Más detallesInstructivo para la elaboración de un Manual Técnico
Instructivo para la elaboración de un Manual Técnico Autora: Ing. Alena González Reyes. (agonzalez@ceis.cujae.edu.cu) Ciudad de la Habana, Cuba Marzo, 2010 Índice 1. Introducción... 3 2. Confección...
Más detallesMemoria La memoria es la parte del ordenador en la que se guardan o almacenan los programas (las instrucciones y los datos).
Memoria La memoria es la parte del ordenador en la que se guardan o almacenan los programas (las instrucciones y los datos). Memoria Típica. Los datos almacenados en memoria tienen que pasar, en un momento
Más detallesDigitalización de imágenes con ayuda del histograma
Digitalización de imágenes con ayuda del histograma Apellidos, nombre Vicente Atienza Vanacloig (vatienza@disca.upv.es) Departamento Centro Informática de Sistemas y Computadores (DISCA) Escuela Técnica
Más detallesCAPÍTULO 3. ALGORITMOS DE PREVISIÓN BASADOS EN LA EXTRAPOLACIÓN DE LOS DATOS MÁS RECIENTES
CAPÍTULO 3. ALGORITMOS DE PREVISIÓN BASADOS EN LA EXTRAPOLACIÓN DE LOS DATOS MÁS RECIENTES El objetivo de esta tesina es la introducción de mejoras en la previsión meteorológica a corto plazo. El punto
Más detallesFigura 4.1 Clasificación de los lenguajes de bases de datos
1 Colección de Tesis Digitales Universidad de las Américas Puebla Romero Martínez, Modesto Este capítulo describen los distintos lenguajes para bases de datos, la forma en que se puede escribir un lenguaje
Más detallesOrganización de Computadoras. Turno Recursantes Clase 8
Organización de Computadoras Turno Recursantes Clase 8 Temas de Clase Subsistema de Memoria Organización de Memoria Principal Notas de clase 8 2 Memoria Velocidad del procesador: se duplica cada 18 meses
Más detallesEl Rol Estratégico de los Sistemas de Información. Aplicaciones de sistemas clave en la organización (1)
El Rol Estratégico de los Sistemas de Información Aplicaciones de sistemas clave en la organización (1) Puesto que en una organización hay diferentes intereses, especialidades y niveles, hay diferentes
Más detallesSISTEMA DE SEGUIMIENTO DE BUQUES (VMS) DE ICCAT
Jornadas de trabajo sobre mejora, armonización y compatibilidad de las medidas de seguimiento, control y vigilancia, lo que incluye el seguimiento de las capturas desde los buques de captura hasta el mercado.
Más detallesTema 4. Gestión de entrada/salida
Tema 4. Gestión de entrada/salida 1. Principios de la gestión de E/S. 1.Problemática de los dispositivos de E/S. 2.Objetivos generales del software de E/S. 3.Principios hardware de E/S. 1. E/S controlada
Más detallesRedes de alta velocidad. William Stallings Traducido por Horacio Goetendía Bonilla
Redes de alta velocidad William Stallings Traducido por Horacio Goetendía Bonilla 16 de Noviembre de 2003 2 Capítulo 1 Protocolos y el conjunto de protocolos TCP/IP Para destruir la comunicación completamente,
Más detallesGRADO EN INGENIERÍA ELECTRÓNICA Y AUTOMÁTICA INDUSTRIAL
Sistemas Electrónicos Digitales Avanzados GRADO EN INGENIERÍA ELECTRÓNICA Y AUTOMÁTICA INDUSTRIAL PRÁCTICA FINAL GENERADOR AVANZADO DE FORMAS DE ONDA Dpto. Electrónica Curso 2013/2014 1. Introducción La
Más detallesEl acondicionamiento de una señal consiste en la manipulación electrónica de dicha señal,
Acondicionamiento y Caracterización de las Señales Obtenidas por los Sensores de Presión 4.1 Introducción El acondicionamiento de una señal consiste en la manipulación electrónica de dicha señal, con los
Más detallesCAPITULO 5. DISPOSITIVOS DE LOGICA RECONFIGURABLE
CAPITULO 5. DISPOSITIVOS DE LOGICA RECONFIGURABLE Los FPGA fueron introducidos por Xilinx en la mitad de 1980. Ellos difieren de los CPLDs en la arquitectura, por su tecnología de almacenamiento, número
Más detallesSoftware de identificación y ubicación mediante GPS para radios digitales MOTOROLA Con Control de rondas y Gestión de control del riesgo
Software de identificación y ubicación mediante GPS para radios digitales MOTOROLA Con Control de rondas y Gestión de control del riesgo Para atender eficientemente las necesidades de nuestros clientes,
Más detallesUNIDADES FUNCIONALES DEL ORDENADOR TEMA 3
UNIDADES FUNCIONALES DEL ORDENADOR TEMA 3 INTRODUCCIÓN El elemento hardware de un sistema básico de proceso de datos se puede estructurar en tres partes claramente diferenciadas en cuanto a sus funciones:
Más detallesDISEÑO DE SISTEMAS DIGITALES COMPLEJOS
DISEÑO DE SISTEMAS DIGITALES COMPLEJOS LABORATORIO3: IP Catalog y Controlador de video VGA OBJETIVOS: Aprender a añadir módulos al bus PLB desde el IP Catalog. Desarrollar aplicaciones SW que permitan
Más detallesXerox 700 Digital Color Press con Integrated Fiery Color Server. Impresión de datos variables
Xerox 700 Digital Color Press con Integrated Fiery Color Server Impresión de datos variables 2008 Electronics for Imaging, Inc. La información de esta publicación está cubierta por los Avisos legales para
Más detallesGestión del equipo de trabajo del almacén
Gestión del equipo de trabajo del almacén Gestión del equipo de trabajo del almacén Comercio y Marketing Carácter Profesional Catálogo de publicaciones del Ministerio: www.educacion.gob.es Catálogo general
Más detallesLista de la Verificación de la Gestión de la Seguridad y Salud Ocupacional 1
Lista de la Verificación de la Gestión de la Seguridad y Salud Ocupacional 1 Sección Punto de Control Cumplimiento 4. Requisitos del Sistema de gestión de la seguridad y salud ocupacional 4.1 Requisitos
Más detallesUNIVERSIDAD DE ORIENTE FACULTAD DE ICIENCIAS ECONOMICAS LAS REDES I. Licda. Consuelo Eleticia Sandoval
UNIVERSIDAD DE ORIENTE FACULTAD DE ICIENCIAS ECONOMICAS LAS REDES I Licda. Consuelo Eleticia Sandoval OBJETIVO: ANALIZAR LAS VENTAJAS Y DESVENTAJAS DE LAS REDES DE COMPUTADORAS. Que es una red de computadoras?
Más detallesI NTRODUCCIÓN 1. ORDENADOR E INFORMÁTICA
I. INTRODUCCIÓN 1. ORDENADOR E INFORMÁTICA 1.1. Informática Informática (Información Automática) es la ciencia y la técnica del tratamiento automatizado de la información mediante el uso de ordenadores.
Más detallesPROCEDIMIENTO DE ENLACE TCPIP
DISPOSITIVOS TCP/IP. Los dispositivos TCP/IP son equipos autónomos que funcionan de forma independiente a la PC y que tiene incorporado el procesamiento de identificación por medio de la huella digital,
Más detallesManual etime para supervisores
Contenido Introducción...3 Empezando a usar etime...4 Cómo entrar a etime?...5 *Cambiar su propia contraseña...5 Partes de pantalla principal...6 Funcionamiento estándar de las pantallas de captura...7
Más detallesAnálisis y cuantificación del Riesgo
Análisis y cuantificación del Riesgo 1 Qué es el análisis del Riesgo? 2. Métodos M de Análisis de riesgos 3. Método M de Montecarlo 4. Modelo de Análisis de Riesgos 5. Qué pasos de deben seguir para el
Más detallesOperación 8 Claves para la ISO 9001-2015
Operación 8Claves para la ISO 9001-2015 BLOQUE 8: Operación A grandes rasgos, se puede decir que este bloque se corresponde con el capítulo 7 de la antigua norma ISO 9001:2008 de Realización del Producto,
Más detallesUPDATE BERUTI 2811 - CABA TEL: 54 11 48265510
TEL: 54 11 48265510 TEL: 54 11 48265510 Página 2 de 35 Índice. Requerimientos del Sistema...3 Requerimientos de Hardware...3 Introducción...4 Inicio del Sistema...6 Funciones Principales...7 Gestión de
Más detallesUnidad II: Administración de Procesos y del procesador
Unidad II: Administración de Procesos y del procesador 2.1 Concepto de proceso Un proceso no es más que un programa en ejecución, e incluye los valores actuales del contador de programa, los registros
Más detallesIAP 1003 - ENTORNOS INFORMATIZADOS CON SISTEMAS DE BASES DE DATOS
IAP 1003 - ENTORNOS INFORMATIZADOS CON SISTEMAS DE BASES DE DATOS Introducción 1. El propósito de esta Declaración es prestar apoyo al auditor a la implantación de la NIA 400, "Evaluación del Riesgo y
Más detallesServicio de telefonía ip de la Universidad Carlos III de Madrid
Servicio de telefonía ip de la Universidad Carlos III de Madrid Mediante este documento se hace una presentación del servicio de telefonía ip de la Universidad Carlos III de Madrid, así como de otros sistemas
Más detallesPartes, módulos y aplicaciones de un Controlador de Procesos
Partes, módulos y aplicaciones de un Controlador de Procesos Conceptos PLC Un controlador lógico programable es un sistema que originalmente fue desarrollado para la industria de manufactura, en particular
Más detallesCAN BUS Controller Area Network:
CAN BUS Controller Area Network: Protocolo de comunicación Serie creado en los 80s por Bosch inicialmente para la comunicación entre controles del automóvil. Reduce el cableado y permite agregar funciones
Más detallesMANUAL PARA EL PROCESO DE VERIFICACION LABORAL PLATAFORMA WEB CERILAPCHILE S. A. V 3.0
MANUAL PARA EL PROCESO DE VERIFICACION LABORAL PLATAFORMA WEB CERILAPCHILE S. A. V 3.0 I N D I C E 1. Objetivo... 3 2. Pasos del Proceso de Verificación... 3 3. Modalidad de Pago... 4 3.1 La empresa principal
Más detallesCapítulo 5. Cliente-Servidor.
Capítulo 5. Cliente-Servidor. 5.1 Introducción En este capítulo hablaremos acerca de la arquitectura Cliente-Servidor, ya que para nuestra aplicación utilizamos ésta arquitectura al convertir en un servidor
Más detallesDESCRIPCIÓN TÉCNICA SYSTEM MANAGER SOFTWARE (SMS)
DESCRIPCIÓN TÉCNICA SYSTEM MANAGER SOFTWARE (SMS) Dossier Soporte BTP-C, Enero 2003 -pág. A.3-1 - 1. DESCRIPCIÓN TÉCNICA DEL SOFTWARE SUPERVISOR System Manager Software o SMS. Características SMS: Existen
Más detallesSOFTWARE DE SIMULACIÓN EN TELECOMUNICACIONES ANALÓGICAS (LVSIM -ACOM), MODELO 9480
A Telecomunicaciones SOFTWARE DE SIMULACIÓN EN TELECOMUNICACIONES ANALÓGICAS (LVSIM -ACOM), MODELO 9480 DESCRIPCIÓN GENERAL El Software de simulación en telecomunicaciones analógicas (LVSIM -ACOM) es un
Más detallesEl Auditor y la organización
Unidad 1 El Auditor y la organización Erika Valenzuela Felix ITI9-3 Hermosillo, Sonora. Agosto 2015 Dir: Agua dura #3 Col. Altares, Cel: 6623161983 Email: valeery.vv@gmail.com Índice Introducción 3 Interpretación
Más detallesPara ingresar a la aplicación Microsoft PowerPoint 97, los pasos que se deben seguir pueden ser los siguientes:
Descripción del ambiente de trabajo Entrar y salir de la aplicación Para ingresar a la aplicación Microsoft PowerPoint 97, los pasos que se deben seguir pueden ser los siguientes: A través del botón :
Más detallesUNIÓN INTERNACIONAL DE TELECOMUNICACIONES
UNIÓN INTERNACIONAL DE TELECOMUNICACIONES CCITT E.503 COMITÉ CONSULTIVO INTERNACIONAL TELEGRÁFICO Y TELEFÓNICO (11/1988) SERIE E: EXPLOTACIÓN GENERAL DE LA RED, SERVICIO TELEFÓNICO, EXPLOTACIÓN DEL SERVICIO
Más detallesArquitectura Básica para Controladores de Lógica Difusa a Programarse en FPGAs
Arquitectura Básica para Controladores de Lógica Difusa a Programarse en FPGAs Juan C. Herrera Lozada, jcrls@ipn.mx Ma. de Lourdes Olvera Cárdenas, lolvera@ipn.mx Ma. Teresa Lozano Hernández. tlozanoh@ipn.mx
Más detallesUN SIMULADOR DE UNA MAQUINA COMPUTADORA COMO HERRAMIENTA PARA LA ENSEÑANZA DE LA ARQUITECTURA DE COMPUTADORAS
UN SIMULADOR DE UNA MAQUINA COMPUTADORA COMO HERRAMIENTA PARA LA ENSEÑANZA DE LA ARQUITECTURA DE COMPUTADORAS Autores GROSSI, María Delia (mdgrossi@mara.fi.uba.ar) JIMÉNEZ REY, M. Elizabeth (ejimenez@mara.fi.uba.ar)
Más detallesAcceso a la aplicación de solicitud de subvenciones (Planes de Formación 2014)
Acceso a la aplicación de solicitud de subvenciones (Planes de Formación 2014) Pantalla general de acceso Desde ella se accede a las diferentes convocatorias para poder completar y enviar las solicitudes.
Más detallesArquitectura de Redes y Comunicaciones
DIRECCIONAMIENTO IP Una dirección IP es un número que identifica de manera lógica y jerárquica a una interfaz de un dispositivo (habitualmente una computadora) dentro de una red que utilice el protocolo
Más detalles1.2 Concepto de un Sistema de Información Geográfica (SIG)
Capítulo 1. Sistema de Información Geográfica (SIG) 1.1 Introducción Un Sistema de Información Geográfica (SIG) ha tomado relevancia en distintas disciplinas que convergen en el área geográfica. Mediante
Más detallesClase 20: Arquitectura Von Neuman
http://computacion.cs.cinvestav.mx/~efranco @efranco_escom efranco.docencia@gmail.com Estructuras de datos (Prof. Edgardo A. Franco) 1 Contenido Arquitectura de una computadora Elementos básicos de una
Más detallesActividades para mejoras. Actividades donde se evalúa constantemente todo el proceso del proyecto para evitar errores y eficientar los procesos.
Apéndice C. Glosario A Actividades de coordinación entre grupos. Son dinámicas y canales de comunicación cuyo objetivo es facilitar el trabajo entre los distintos equipos del proyecto. Actividades integradas
Más detallesINSTRUMENTACIÓN ELECTRÓNICA II
ASIGNATURA DE GRADO: INSTRUMENTACIÓN ELECTRÓNICA II Curso 2014/2015 (Código:68024058) 1.PRESENTACIÓN DE LA ASIGNATURA Esta asignatura optativa está contemplada como una ampliación de los contenidos de
Más detallesFormato para prácticas de laboratorio
CARRERA PLAN DE ESTUDIO CLAVE ASIGNATURA NOMBRE DE LA ASIGNATURA IC 2003-1 5040 Circuitos Digitales Avanzados PRÁCTICA No. 6 LABORATORIO DE NOMBRE DE LA PRÁCTICA DURACIÓN (HORA) Multiplicador binario 4
Más detalles3.1 INGENIERIA DE SOFTWARE ORIENTADO A OBJETOS OOSE (IVAR JACOBSON)
3.1 INGENIERIA DE SOFTWARE ORIENTADO A OBJETOS OOSE (IVAR JACOBSON) 3.1.1 Introducción Este método proporciona un soporte para el diseño creativo de productos de software, inclusive a escala industrial.
Más detallesTécnicas de Programación Hardware: CAD para FPGAs y CPLDs
Técnicas de Programación Hardware: CAD para FPGAs y CPLDs Clase 4: FPGAs Por: Nelson Acosta & Daniel Simonelli UNICEN - Tandil - 1999 1 Implementación de Sistemas Procesador convencional. Economico, conjunto
Más detalles[ ] introducción. Sistema de información para el análisis de servicios prestados en redes Ad hoc. resumen. Aura Rosa Beltrán A. Gerardo Gutierrez S.
[ ] resumen Las redes inalámbricas juegan un papel muy importante en las comunicaciones entre PC s por la facilidad de conexión. En la actualidad, las Redes Ad hoc no son muy populares en el ámbito tecnológico,
Más detallesCAPITULO 3: SISTEMAS ADICIONALES PARA EL CENTRO DE LLAMADAS DE EMERGENCIA
CAPITULO 3: SISTEMAS ADICIONALES PARA EL CENTRO DE LLAMADAS DE EMERGENCIA 3.1 INTRODUCCIÓN En un centro de llamadas de emergencia de nueve llamadas que se reciben solo una es real y las ocho restantes
Más detallesCircuito de refresco de un Display
DEPARTAMENTO DE TECNOLOGÍA ELECTRÓNICA ESCUELA TÉCNICA SUPERIOR DE INGENIERÍA INFORMÁTICA Circuito de refresco de un Display Sistemas Digitales Avanzados 1. Introducción y objetivos Uno de los objetivos
Más detallesTEMA 4. Unidades Funcionales del Computador
TEMA 4 Unidades Funcionales del Computador Álvarez, S., Bravo, S., Departamento de Informática y automática Universidad de Salamanca Introducción El elemento físico, electrónico o hardware de un sistema
Más detallesCorrespondencias entre taxonomías XBRL y ontologías en OWL Unai Aguilera, Joseba Abaitua Universidad de Deusto, EmergiaTech
Correspondencias entre taxonomías XBRL y ontologías en OWL Unai Aguilera, Joseba Abaitua Universidad de Deusto, EmergiaTech Resumen Todo documento XBRL contiene cierta información semántica que se representa
Más detallesII.1. Situación actual 2. II.2. Necesidades requeridas 3 III. DESCRIPCIÓN DE LOS SERVICIOS A CONTRATAR 3 5 IV. ORGANIZACIÓN DE LOS TRABAJOS 6
PLIEGO DE PRESCRIPCIONES TÉCNICAS PARA LA CONTRATACIÓN, MEDIANTE PROCEDIMIENTO ABIERTO, DEL SUMINISTRO E IMPLANTACIÓN DE QUIPOS INFORMÁTICOS PARA EL CENTRO DE PROCESAMIENTO DE DATOS. ÍNDICE I. OBJETO DEL
Más detalles2. Conceptos básicos Abstracción La abstracción como un proceso mental natural La abstracción en el desarrollo de software
2. Conceptos básicos Hoy en día las aplicaciones son demasiado voluminosas y complejas para ser manejadas por una sola persona. Las aplicaciones de software son complejas porque modelan la complejidad
Más detallesLas TIC se constituyen como herramienta esencial para que las empresas aragonesas puedan continuar compitiendo en el mercado
5.4 Eje de actuación: Las TIC en las Pymes. La constante evolución de la tecnología, las nuevas y más complejas formas de utilización de la misma, y la globalización de los mercados, está transformando
Más detallesLa evaluación del desempeño es un aspecto
EVALUACIÓN DEL DESEMPEÑO La evaluación del desempeño en las organizaciones de actividad física y deporte En la actualidad, la evaluación del desempeño está adquiriendo mucha importancia y relevancia, considerándose
Más detallesAplicación de la reconfigurabilidad dinámica de la FPGA Virtex de Xilinx *.
Aplicación de la reconfigurabilidad dinámica de la FPGA Virtex de Xilinx *. José Luis Camps, Vicente Herrero, Rafael Gadea, Joaquín Cerdà, Marcos Martínez, Ricardo Colom Universidad Politécnica de Valencia.
Más detalles