Electrónica Digital 1 er Curso Ingeniería Técnica Industrial (Electrónica Industrial) Índice. Memorias de Semiconductor.

Transcripción

1 Electrónica Digital er urso Ingeniería Técnica Industrial (Electrónica Industrial) Memorias de Semiconductor Índice onceptos básicos Memorias de aceso aleatorio (RM) Memorias de sólo lectura (ROM) Memorias EPROM y EEPROM José Luis Rosselló Sanz Grupo de Tecnología Electrónica Universitat de les Illes Balears Introducción Diagrama de bloques Memorias: Matrices de elementos que almacenan datos binarios Organizadas en bytes (grupos de 8 bits) Elemento básico que almacena un bit se le llama celda Unidades de almacenamiento: Kbits 2 bits =24 bits Kbytes 2 bytes = 24 bytes=892 bits Mbytes 2 2 bytes = bytes Direcciones Decodificador Memoria Lectura Escritura

2 Memorias Semiconductoras Memorias RM Random-cess Memory on capacidad de lectura y escritura Volátiles (pierden la memoria al desconectarse) Se tarda lo mismo en acceder cualquier posición ROM Read-Only Memory Sólo con capacidad de lectura No volátiles (mantienen la memoria al desconectarse) Familia de memorias RM RM estática (SRM) síncrona De ráfaga síncrona RM dinámica (DRM) Fast-Page Mode EDO DRM BEDO DRM Síncrona (SDRM) Sistemas con memoria Esquema de realimentación básico No tiene ninguna entrada Mantiene el estado (= ó =) indefinidamente

3

4 Inicial Inicial Inicial Inicial Inicial

5 Inicial Inicial Inicial Final Inicial Inicial Inicial Final Inicial Final Inicial final

6 Estado estable (=) Estado estable (=) Estado metaestable Estado metaestable Estado estable (=) Estado estable (=) Estado estable (=) Estado estable (=) Estado metaestable Estado metaestable Estado estable (=) Estado estable (=)

7 Estado estable (=) elda RM estática (SRM) Estado metaestable Estado estable (=) Selección de bit (BS) elda RM estática (SRM) elda RM estática (SRM) Selección de bit (BS) Selección de bit (BS)

8 elda RM estática (SRM) elda RM estática (SRM) Selección de bit (BS) Selección de bit (BS) elda RM estática (SRM) elda RM estática (SRM)

9 elda RM estática (SRM) elda RM estática (SRM) = = ORTE ORTE ONDUIÓN ONDUIÓN elda RM estática (SRM) Selección de datos elda SRM 2 n Buffers de entrada/salida de datos y control E/S Bit E/S Bit E/S Bit 2 E/S Bit 3

10 256 s Decodificador s DIREIONES 2 5 =32768 posiciones ENTRDS/SLIDS 8 bits de palabra 256 s SRM 32k!8 RM 32k!8 SRM 32k!8 ONTROL ESRITUR/LETUR S WE S W R E/S E/S 2 E/S 3 E/S 4 E/S 5 E/S 6 E/S 7 E/S 8 Matriz de memoria 256!28!8 bits 28 olumnas 8 Bits SRM 32k!8 Matriz de memoria 256!28!8 bits 256!28!8 bits ELD ELD ELD ELD ELD ELD ELD ELD E/S E/S 8 ontrol de datos de entrada olumnas E/S Decodificador olumnas 28 olumnas 8 Bits S W R

11 Líneas de dirección Decodificador s Líneas de dirección Decodificador s Líneas de dirección Decodificador s Líneas de dirección Decodificador s Matriz de memoria 256!28!8 bits Matriz de memoria 256!28!8 bits E/S E/S 8 ontrol de datos de entrada olumnas E/S Decodificador olumnas E/S E/S 8 ontrol de datos de entrada olumnas E/S Decodificador olumnas S W R S W R Líneas de dirección Matriz de memoria 256!28!8 bits Matriz de memoria 256!28!8 bits 8 Buffers de entrada de salida E/S E/S 8 ontrol de datos de entrada olumnas E/S Decodificador olumnas E/S E/S 8 ontrol de datos de entrada olumnas E/S Decodificador olumnas S W R Líneas de dirección S W R Líneas de dirección

12 Decodificador de dirección Líneas de dirección Decodificador s Proceso de lectura Matriz de memoria 256!28!8 bits t R Dirección válida t Q E/S E/S 8 ontrol de datos de entrada olumnas E/S Decodificador olumnas S t EQ t GQ S W R Líneas de dirección 8 Buffers de salida S WE a nivel alto válidos Proceso de escritura ontrol ráfaga Lógica de ráfaga t W Dirección válida LK 5 Dirección Registro de dirección 5 3 Matriz de memoria 32k!8 S WE t s() WE Registro de escritura 8 8 Registro Registro de datos de datos de entrada de salida E t WD t h(d) válidos WE a nivel bajo S IOs ontrol de E/S de datos Registro de activación Buffers de salida

13 Memorias DRM elda DRM Las memorias SRM almacenaban la información en un biestable (6 transistores por celda) Las memorias DRM almacenan la información en un condensador ( transistor por celda) Más pequeña Menor coste La carga del condensador se acaba perdiendo Necesidad de circuitería de refresco elda DRM elda DRM Buffer de entrada

14 elda DRM Proceso de escritura mplificador de salida BJO LTO BJO Proceso de escritura Proceso de escritura BJO LTO BJO LTO LTO BJO BJO LTO BJO BJO

15 Proceso de lectura Proceso de lectura BJO LTO BJO LTO LTO LTO LTO LTO Proceso de refresco Proceso de refresco LTO LTO LTO LTO LTO LTO LTO LTO

16 Proceso de refresco LTO LTO LTO LTO LTO