240IEE21 - Diseño Sobre Silicio

Transcripción

1 Unidad responsable: ETSEIB - Escuela Técnica Superior de Ingeniería Industrial de Barcelona Unidad que imparte: EEL - Departamento de Ingeniería Electrónica Curso: Titulación: 2017 MÁSTER UNIVERSITARIO EN INGENIERÍA INDUSTRIAL (Plan 2014). (Unidad docente Optativa) Créditos ECTS: 4,5 Idiomas docencia: Catalán, Castellano Profesorado Responsable: Otros: LUZ M. BALADO SUAREZ Luz Balado Suárez Gómez Pau, Álvaro Competencias de la titulación a las cuales contribuye la asignatura Específicas: CEEELECT1. Diseñar sistemas electrónicos (sistemas mixtos analógico-digitales y micromecánicos sobre silicio, sistemas digitales basados en componentes discretos, dispositivos lógicos programables y/o microprocesadores, sistemas de instrumentación electrónica y sistemas de electrónica de potencia) y dirigir proyectos de desarrollo y/o comercialización de sistemas electrónicos o proyectos de desarrollo y/o comercialización de sistemas en los que los subsistemas electrónicos tengan un peso específico importante. Metodologías docentes La asignatura tiene asignada una carga lectiva de 4,5 créditos ECTS, lo que equivale a una dedicación del estudiante de 112,5 horas. 42 de estas 112,5 horas corresponden a actividades presenciales (26 horas de asistencia a clases de teoría y problemas, 10 horas de asistencia a prácticas de laboratorio y 6 horas para evaluaciones). Las otras 70,5 horas corresponden a actividades no presenciales (10 h para la realización de simulaciones de circuitos y sistemas de preparación de las prácticas y 60,5 horas de estudio. La asignatura se ha estructurado en dos partes: una parte teórica y una parte práctica. Cada una de estas partes comporta actividades presenciales, actividades no presenciales dirigidas y actividades de evaluación. La parte teórica comprende las exposiciones teóricas y la resolución y / o discusión de problemas y ejemplos, pasando de una actividad a otra a criterio del profesor. Se seguirá el programa indicado en los contenidos. Las actividades presenciales de la parte teórica consistirán en clases de teoría y problemas que tendrán lugar a lo largo de las semanas lectivas del curso académico, en los grupos y horarios establecidos al efecto por Ordenación de Estudios, totalizando un mínimo de 26 horas de clase (13 sesiones de 1 hora). La parte práctica comprende la realización de un proyecto que conllevará un conjunto de circuitos que se deberán simular y / o montar y experimentar. Las actividades presenciales de la parte práctica consistirán en 5 prácticas de laboratorio, de dos horas de duración, que se realizarán en equipos de dos / tres estudiantes, en los grupos y horarios establecidos al efecto por Ordenación de Estudios y el Departamento de Ingeniería Electrónica (EEL). El número de estudiantes en las sesiones de prácticas se limita a 15. Las prácticas se realizarán en el Laboratorio de Electrónica II, situado en la planta 9. Cada práctica lleva asociado un conjunto de tareas a realizar como preparación previa de la práctica. Es recomendable realizar con detenimiento la preparación previa de la práctica, ya que facilita significativamente su comprensión y su realización en el laboratorio. Objetivos de aprendizaje de la asignatura 1 / 7

2 Es una asignatura para especialistas que tiene tres objetivos fundamentales: 1) Proceso CMOS. El objetivo es llegar a saber cómo se integra y fabrica un circuito integrado en tecnología CMOS. Se estudia la tecnología de fabricación de procesos CMOS nanométricos y los materiales y técnicas que se utilizan. 2) Diseño a nivel de disposición física (layout). El objetivo es dar a conocer técnicas de diseño de layout analógico y digital. Por lo tanto se estudiará el diseño de OTAs y el diseño digital Fullcustom. 3) Integración de dispositivos mecánicos en tecnología CMOS. Se estudian técnicas de micro-mecanizado y su aplicación a transductores. Horas totales de dedicación del estudiantado Dedicación total: 112h 30m Horas grupo grande: 27h 24.00% Horas grupo pequeño: 13h 30m 12.00% Horas actividades dirigidas: 0h 0.00% Horas aprendizaje autónomo: 72h 64.00% 2 / 7

3 Contenidos T1. Reducción de escala y sus ventajas. Dedicación: 2h Grupo grande/teoría: 1h Aprendizaje autónomo: 1h Dominios y niveles de diseño. Un poco de historia. El circuito integrado. Estado actual y tendencias de la electrónica. Retos de crecimiento. Escalado y límites tecnológicos de integración. Acortamiento del canal. Escenario de escalado. Tecnologías de Diseño microelectrónico. Más que Moore. Diseño de señal mixta (Mixed- Signal). Dispositivos micro-electro-mecánicos MEMS. T2. Tecnologías CMOS Dedicación: 21h Grupo grande/teoría: 5h Grupo pequeño/laboratorio: 2h Aprendizaje autónomo: 14h Alternativas de fabricación sobre silicio. El transistor MOS.Layout del transistor MOS. Capacidades de la estructura MOS. Tecnologías con transistores MOS. Tecnologías CMOS. Inversor CMOS. Características estáticas. Comportamiento dinánico. Retardo. Consumo. P1. Herramienta de diseño de layout (Microwin) - oscilador en anillo T3. Proceso de fabricación CMOS Dedicación: 10h 30m Grupo grande/teoría: 1h 30m Grupo pequeño/laboratorio: 2h Aprendizaje autónomo: 7h Tipos de fábricas de circuitos integrados. Camara blanca. Formación del cristal de Si (Método Czochralski). Obleas de Silicio. Operaciones básicas del proceso de la oblea. Fotolitografía. Grabado. Oxidación. Difusión. Implantación iónica. Deposición. Ejemplo de máscaras de proceso de un inversor CMOS. Encapsulado del dado. Empaques SIP y SOP. P5. Diseño completo de un circuito de señal mixta 3 / 7

4 T4. Técnicas de diseño digital fullcustom Dedicación: 30h Grupo grande/teoría: 6h Grupo pequeño/laboratorio: 4h Aprendizaje autónomo: 20h Diseño a nivel de "layout" en tecnologías CMOS. Herramientas del diseño. Reglas de diseño. Caracterización eléctrica y estimación de las prestaciones. Arquitectura y disposición (layout) de puertas lógicas. Diseño de funciones combinacionales complejas. Método de los caminos de Euler. Diseño de biestables. Diseños secuenciales. P2. Layout de un circuito combinacional P3. Layout de un circuito secuencial T5. Diseño analógico en tecnología CMOS Dedicación: 24h Grupo grande/teoría: 6h Grupo pequeño/laboratorio: 2h Aprendizaje autónomo: 16h Complejidad y modelado del diseño analógico integrado. Flujo del proceso de diseño. Especificaciones. Diseño eléctrico. Par diferencial. Espejo de corriente. Etapa de salida. Diseño de un Amplificador Operacional de transconductancia (OTA) en tecnología CMOS. Disposición del diseño (layout). Diseño de capacidades integradas. Aspectos prácticos de los diseños de señal mixta. P4. Layout de un circuito analógico T6. Dispositivos micro-electro-mecánicos MEMS Dedicación: 4h 30m Grupo grande/teoría: 1h 30m Aprendizaje autónomo: 3h Dispositivos micro-electro-mecánicos y su evolución. Sensores y actuadores micro-mecánicos. Ventajas de la reducción de escala en los sensores micro-mecánicos. Ejemplos de micro-sensores y micro-actuadores. Sensores de presión. Acelerómetros. Giroscopios. Cabezales de inyección de tinta. Micro-espejos. Sensores químicos. Microactuadores. Escalado de fuerzas. Actuación electrostática. Actuación piezoeléctrica. 4 / 7

5 T7. Fabricación de MEMs sobre silicio Dedicación: 9h Grupo grande/teoría: 3h Aprendizaje autónomo: 6h Propiedades mecánicas del silicio. Grabado del silicio en dispositivos micro-mecánicos. Características del micromecanizado de sustrato. Características del micro-mecanizado de superficie. Tipo de grabado húmedo y seco, anisotrópico y isotrópico. Perfiles de grabación. T8. Análisis del diseño de un sensor integrado Dedicación: 3h Grupo grande/teoría: 1h Aprendizaje autónomo: 2h Diseño detallado de un acelerómetro capacitivo con pin de test por actuación electrostática. Masa inercial anclada. Peine del sensor capacitivo. Púas de actuación electrostática. Acondicionamiento electrónico. T9. Más allá del CMOS Dedicación: 4h 30m Grupo grande/teoría: 1h 30m Aprendizaje autónomo: 3h Tecnologías manométricas y características de transistores de canal corto.tecnologías SOI. Tecnologías MOS no planares. Transistores FinFet. Dispositivos no semiconductores. Carbonanotubs. Transistores con nanotubos CNFETS. 5 / 7

6 Sistema de calificación La parte teórica se evaluará mediante dos pruebas de carácter individual: una primera prueba parcial a mitad de cuatrimestre, una prueba final después de haber terminado las clases del curso. La parte práctica se evaluará mediante tres notas. La nota de evaluación del proyecto presentado, la nota de evaluación continuada del proyecto y la nota del desarrollo individual del estudiante en el trabajo de grupo. La calificación en las actas será igual a la nota final evaluada según la expresión siguiente, redondeada a la décima de punto más cercana: Nfinal1 = 0,20 Npp + 0,4 Npf + 0,2 Nap + 0,10 Nac + 0,10 Nai Npp: Nota prueba parcial Npf: Nota prueba final Nap: Nota evaluación del proyecto Nac: Nota evaluación continuada Nai: Nota evaluación individual El proceso de reevaluación de la asignatura en julio se hará sobre los contenidos teóricos con una prueba de las mismas características que el examen final. La nueva nota sustituirá a la obtenida en junio en la expresión de la nota final. Sólo constarán como no presentados a las actas aquellos estudiantes que presenten calificaciones de no presentado a la prueba parcial y la prueba final del curso. A los estudiantes que consten como no presentados en alguna de estas dos pruebas de evaluación, se les calculará la nota a actos sustituyendo la calificación de no presentado por cero. No se guardará la calificación de prueba para los siguientes cursos. No se convalida ninguna prueba de cursos anteriores Normas de realización de las actividades La primera prueba parcial de la parte teórica tendrá una duración de dos horas consistirá en una serie de preguntas y diseños relacionados con los del temario trabajados hasta el día de la prueba. Se llevará a cabo en la fecha y la hora establecidas por Ordenación de Estudios para el examen parcial de la asignatura. La prueba final tendrá una duración de 3 horas y consistirá en una serie preguntas y diseños de todo el temario de la asignatura. El estudiante deberá llevar su DNI, pasaporte o cualquier otro documento oficial de identificación. Las calificaciones de las pruebas saldrán publicadas en el Campus Digital junto con su plazo de reclamaciones. En cuanto a las calificaciones de de laboratorio, serán publicadas durante la semana posterior a la finalización del curso, abriéndose un plazo de reclamaciones que finalizará el día antes de la prueba final de la parte teórica. 6 / 7

7 Bibliografía Básica: Liu, Chang. Foundations of MEMS. 2nd ed. Upper Saddle River: Prentice Hall, ISBN Luque, A; Nihtianov, S. Smart sensors and mems : intelligent devices and microsystems for industrial applications. Philadelphia: Woodhead, ISBN Kaajakari, Ville. Practical MEMS. Las Vegas, Nevada: Small Gear Publishing, cop ISBN Rabaey, Jan M ; Chandrakasan, Anantha P ; Nikolic, Borivoje. Circuitos integrados digitales: una perspectiva de diseño. 2ª ed. Madrid [etc.]: Prentice Hall, cop ISBN Weste, Neil H.E ; Harris, David Money. CMOS VLSI design : a circuits and systems perspective. 4th ed.. Boston: Addison Wesley, cop ISBN Razavi, Behzad. Design of analog CMOS integrated circuits. 2nd ed. Boston [etc.]: McGraw-Hill, ISBN Sansen, Willy M. C. Analog design essentials [en línea]. New York: Springer, cop [Consulta: 23/03/2015]. Disponible a: < ISBN Gray, Paul R. Analysis and design of analog integrated circuits. 5th ed. John Wiley and Sons, ISBN Allen, P. E ; Holberg ; Douglas R. CMOS analog circuit design. 3rd ed. international. New York [etc.]: Oxford University Press, ISBN / 7