TEMA 11. CIRCUITOS ARITMÉTICOS TICOS DIGITALES

Tamaño: px

Comenzar la demostración a partir de la página:

Download "TEMA 11. CIRCUITOS ARITMÉTICOS TICOS DIGITALES"

Juan Antonio Espinoza Macías
hace 8 años
Vistas:

1 TEM. CIRCUITOS RITMÉTICOS TICOS DIGITLES IEEE 25 niversary:

2 TEM. CIRCUITOS RITMÉTICOS TICOS DIGITLES - Introducción - Contadores - Comparadores - Sumadores. Restadores - Multiplicadores. Divisores 2

3 INTRODUCCIÓN El cálculo c aritmético tico desempeña a un papel crucial en el procesamiento de información Vamos a examinar algunas de las operaciones más m s básicas: b las primeras que veremos son las acciones de contar y ordenar, innatas as en el ser humano Los circuitos que veremos son una parte fundamental de las unidades aritmético tico-lógicas, componentes de las CPUs 3

veremos son las acciones de contar y ordenar, innatas as en el ser humano Los circuitos que

4 CONTDORES Un contador es un circuito que almacena el número n de veces que ha tenido lugar un determinado proceso o evento Poseerá,, por tanto, una sola entrada Su forma de operación n será secuencial Podrán n contar o no con un reloj Veamos un ejemplo 4

Poseerá,, por tanto, una sola entrada Su forma de operación n

5 CONTDOR Contador binario síncronos (de 0 a 7) El primer paso en la síntesis s de este circuito es, como ya se ha visto, determinar el diagrama de estado y asignar las variables de estado, que nos dirán n cuantos biestables vamos a necesitar Recordemos que la entrada es única, y que las transiciones entre estados tendrán n lugar en conjunción n con el pulso de reloj 0 7 C (variables de estado, salidas) D. Pardo, et al Figura Diagrama de 5

Recordemos que la entrada es única, y que las transiciones entre estados tendrán n lugar en conjunción n con el pulso de

6 CONTDORES: Contador binario síncronos Tabla de Excitación Serán n necesarios 3 biestables,, por lo que habrá tres variables de estado, y C Vamos a emplear flip-flops flops JK partir de aquí,, tenemos las siguientes tablas de excitación: Q n J K Q n D. Pardo, et al. 999 C C C x x x * 0 * 0 * 0 * 00 0 * * 0 * 0 0 * 00 0 * 0 * * 0 * 0 0 * 0 * 0 * 0 * * * 0 * 0 0 * 0 0 * 0 * * 0 * 0 * * * * * * * * 0 * * * * 0 0 * * * * 0 0 * * 0 * 0 0 * 0 0 * 0 * * 0 * 0 J,K J,K J C,K C 6

7 CONTDORES: Contador binario síncronos Las ecuaciones correspondientes serán J = x, K = x, J = x, K = x J = x, K = x C C J=K, por lo que pueden usarse flip-flops flops T C Entrada x CP T Q Q CP x T Q Q CP x T Q C Q C CP D. Pardo, et al. 999 Si la entrada es, cuando es activo el pulso de reloj se pasa al siguiente estado También n se puede tomar como entrada la señal de reloj y x=, de este modo se cuentan pulsos de reloj 7

8 CONTDORES: Contador binario síncrono T 0 Q 0 T Q T 2 Q 2 I CP Q 0 CP Q 0 CP Q 0 I Q 0 Q Q 2 D. Pardo, et al. 999 Opera de forma asíncrona pues el cambio de estado de los flip- flops no tiene lugar simultáneamente con la entrada, sino que ocurren consecutivamente, pues la salida de cada flip-flop flop es el reloj del siguiente La frecuencia de operación n se ve penalizada 8

999 Opera de forma asíncrona pues el cambio de estado de los flip- flops no tiene lugar

9 CONTDORES: ejercicios propuestos y 2 libro Contador asíncrono hasta 5 D. Pardo, et al

10 COMPRDORES Son los circuitos más m s simples que existen que trabajan con dos números El resultado de la comparación n puede ser mayor que, menor que, mayor o igual que, menor o igual que, o simplemente iguales > = < D. Pardo, et al

menor que, mayor o igual que, menor o igual que, o simplemente iguales

11 COMPRDORES Si se quiere efectuar la comparación n entre varios bits, para ver si ambos son iguales se puede hacer comparado bit a bit con puertas X-NOR 0 0 = Circuito detector de igualdad D. Pardo, et al. 999

hacer comparado bit a bit con puertas X-NOR 0 0 =

12 COMPRDORES Si se quiere ver si un número n es mayor que otro, empezaremos por el bit más s significativo, hasta llegar a los menos (en caso necesario: ejemplo, ver si 2 0 > 2 0 [ ] ( > ) = ( > ) + ( = ) ( > ) + ( = )( > ) = = + + ( ) > 2 0 Circuito comparador de dos números de 3 bits: > D. Pardo, et al

> ) = ( > ) + ( = ) ( > ) + ( = )( > ) = 2 0 2 0 2 2 2 2 0 0 0 0 = + + ( ) 2 2 2 2 0 0 2 2

13 SUMDORES Semisumador binario (SS): es el circuito sumador más m s simple SS S C 3

http://html.rincondelvago.com/000359903.

14 SUMDORES Sumador binario completo (SC): incluye una entrada adicional correspondiente al arrastre de la etapa anterior (acarreo previo) C o = + C ( ) S = Ci i 4

etapa anterior (acarreo previo) C o = + C ( ) S = Ci i

15 SUMDORES La realización n del circuito será: O también n con la composición n de dos semisumadores binarios C i SS SS C i ( ) S S = Ci C o C + C ( ) o = i 5

nsf/eswiki/4728 O también n con la composición n de dos

16 SUMDORES DE VRIOS ITS Realización n en paralelo con propagación n del arrastre Realización n secuencial en serie 6

co/cursos/ingenieria/2000477/lecciones/0300.

17 REPRESENTCIÓN N DE NÚMEROS N INRIOS Representación n magnitud-signo Consiste en representar el número n en binario natural, añadiendo a adiendo a la izquierda un cero si es positivo y un uno si es negativo (requiere circuitos diferentes para la suma y la resta) Complementos: se emplean para convertir restas en sumas, y así poder emplear el mismo circuito Complemento a la base o complemento a 2: 2 N+C b (N)=b n En binario corresponde con la complementación n del número n + Restricción n de la base o complemento a : N+C b- (N)=b n - En binario corresponde con la complementación n del númeron 7

emplear el mismo circuito Complemento a la base o complemento a 2: 2 N+C b (N)=b n En binario corresponde con la complementación n del número n + http://www.

18 RESTDORES Otra de las operaciones aritméticas ticas que se realizan con mucha frecuencia en Electrónica Digital es la resta Podemos realizar el circuito de manera directa a partir de la tabla t de verdad y empleando la representación n de signo-magnitud i i C i- D i C i D = ( ) C i i i i C = + ( + ) C = i i i i i i = + ( ) C D. Pardo, et al. 999 i i i i i 8

t de verdad y empleando la representación n de signo-magnitud i i C i- D i C i 0 0 0 0 0 0 0 0 0 0

19 RESTDORES provechamos el circuito sumador empleando el convenio de complemento a 2, de modo que las restas se conviertan en sumas Este es un ejemplo realizado con la ayuda de un multiplexor Sumador/Restador por complemento Multiplexor S Selección de operación: C Sumador completo C 0 D. Pardo, et al. 999 S 3 S 2 S S 0 9

ayuda de un multiplexor Sumador/Restador por complemento Multiplexor S Selección de

20 RESTDORES Veamos otro ejemplo más m detallado basado en el sumador previamente visto Sumador/Restador de 4 bits 20

visto Sumador/Restador de 4 bits http://www.

21 MULTIPLICDORES La forma más m s básica b de multiplicación n es la basada en el algoritmo de lápiz y papel. Ej. Números N de 4 bits: En general: 2

22 MULTIPLICDORES Vamos a definir el siguiente elemento funcional, para el que necesitamos una puerta ND y un SC De este modo, necesitaríamos amos 2 SC s para realizar la operación 22

23 MULTIPLICDORES Existen otras alternativas más m s eficientes, empleando registros de desplazamiento y acumuladores en combinación n con los sumadores binarios, y efectuando la multiplicación n secuencialmente Existen también n multiplicadores de alta velocidad que se basan en configuraciones más m s complejas, generando más m s rápidamente r la suma de los productos parciales optimizando la propagación n de los acarreos o utilizando algoritmos de multiplicación n alternativos 23

24 DIVISORES Se puede efectuar la división n de manera análoga a la multiplicación (método de lápiz y papel ) Para un número n pequeño o de bits se pueden realizar diseños combinacionales basados en restadores Para un número n de bits elevado, es preferible el diseño o de divisores secuenciales 24

25 TEM. CIRCUITOS RITMÉTICOS TICOS DIGITLES 25

26 PROLEMS. Diseñar una unidad aritmético tico-lógica (LU) con dos entradas de datos D, D 2 (dígitos de bit) ) y dos salidas z y z 2. Dicha LU debe realizar las siguientes operaciones: D. Pardo, et al

27 PROLEMS. Solución: D. Pardo, et al

28 PROLEMS. Solución: D. Pardo, et al

29 gradecimientos Daniel Pardo Collantes, Área de Electrónica, Departamento de Física plicada de la Universidad de Salamanca. Referencias Pardo Collantes, Daniel; ailón Vega, Luís., Elementos de Electrónica.Universidad de Valladolid. Secretariado de Publicaciones e Intercambio Editorial

Documentos relacionados

Tema IV. Unidad aritmético lógica

Tema IV. Unidad aritmético lógica Tema IV Unidad aritmético lógica 4.1 Sumadores binarios 4.1.1 Semisumador binario (SSB) 4.1.2 Sumador binario completo (SBC) 4.1.3 Sumador binario serie 4.1.4 Sumador binario paralelo con propagación del