EXAMEN DE SEPTIEMBRE DE CIRCUITOS ELECTRÓNICOS. CURSO 2007/08. PROBLEMA DEL PRIMER PARCIAL

Transcripción

1 EXAMEN DE SEPTIEMBRE DE CIRCUITOS ELECTRÓNICOS. CURSO 27/8. PROBLEMA DEL PRIMER PARCIAL Se desea diseñar un sistema para jugar a Piedra, papel o tijera. Como se sabe, en este juego cada uno de los dos jugadores elige uno de los tres elementos, pudiéndose ganar o empatar la partida, según la secuencia: Piedra gana a tijera (la rompe); tijera gana a papel (lo corta); papel gana a piedra (la envuelve). Para ello, las elecciones de los jugadores A y B viajan a través de un sistema serie síncrona, tras lo que llegan a un receptor que descodifica los datos, calcula el ganador y lo muestra. En la figura se esquematiza todo el proceso: Piedra Papel Tijera Piedra Papel Tijera EMISOR RECEPTOR COMPROBACIÓN Jugada A1 A B1 B TRANSMISIÓN DEL DATO DEL JUGADOR A TRANSMISIÓN DEL DATO DEL JUGADOR B RECEPCIÓN DEL DATO DEL JUGADOR A RECEPCIÓN DEL DATO DEL JUGADOR B En el cronograma adjunto se muestra el protocolo de la comunicación serie síncrona: la transmisión comienza con un bit de comienzo, que siempre vale 1, tras lo cual se transmiten los dos CLK bits de datos. Finalmente, se transmite un bit de (START) A1 A (STOP) parada, que siempre debe valer. A El sistema consta, básicamente, de tres grandes bloques: 1. El emisor recoge la pulsación, la codifica y la transmite siguiendo el protocolo comentado anteriormente. Se supondrá que no se pulsan nunca simultáneamente más de una tecla, y se codificarán según la tabla adjunta: B A ERR ERR No hay tecla 1 Piedra 1 Papel 1 1 Tijera 2. El receptor espera la llegada de datos por cada una de las líneas, y cuando llegan almacena el último valor que ha llegado. Si se produce un error en la transmisión (si el bit de parada no vale ), entonces borra las salidas, enciende la señal Error durante un ciclo y vuelve al comienzo. Si la transmisión es correcta, pone la señal FIN a 1 durante un ciclo y vuelve al comienzo. (ESTE BLOQUE NO HABRÁ QUE DISEÑARLO) A1 A FIN_A FIN_B B1 B COMP. FIN GANADOR GA GB CAP ALMAC. RESUL. 3. El módulo de comprobación de jugada espera a que ambas jugadas se hayan producido, y tras esto comprueba quién ha ganado. Estará compuesto por un sistema combinacional, que calcula el ganador constantemente, y un circuito secuencial que espera a que se produzcan las dos señales Fin, y que en ese caso captura el resultado calculado en el circuito combinacional. Se pide: Gana A Gana B a) Diseñar el emisor para el jugador A. Para ello, se debe realizar una única máquina de estados síncrona de MOORE, cuyas entradas corresponderán a la tecla pulsada codificada en dos bits () según la tabla especificada. Tendrá una única salida (A), que deberá realizar la transmisión según el cronograma dado. Debe evitarse la retransmisión de la pulsación, por lo que habrá que esperar a que se desactive la tecla pulsada para volver al reposo. Una vez finalizada la transmisión, la línea quedará a. Se debe suponer que, durante el proceso de transmisión de la señal, no cambiarán las entradas de la máquina de estados Para ello, supóngase la frecuencia de reloj muy elevada. (4 puntos=> T.T.E 1.5p, Simplificar. Y resolver: 2p, dibujar circuito:.5). b) Diseñar el módulo de comprobación de jugadas. b.1) El sistema síncrono se diseñará como una máquina síncrona de Moore, cuyas entradas serán FIN_A y FIN_B, y cuya salida será la señal CAP, más un sistema de almacenamiento síncrono que recoja el resultado de la comprobación en dos bits (GANA_A, GANA_B). Considérense todos los casos posibles. (3 puntos) b.2) El circuito combinacional de comprobación de jugadas siempre estará tomando A1, A, B1 y B y generando como salidas las líneas GA y GB, según el siguiente esquema: siempre que A ó B sean, ambas salidas estarán a. Cuando ambas entradas valgan distintas de, se encenderá la línea que corresponda a quién gana, o bien ambas en caso de empate. (3 puntos) Notas importantes: 1. En la figura anterior no se ha dibujado, por claridad, la señal de reloj, que llega a todos los subsistemas síncronos. 2. Las máquinas de estado que se realicen deberán ser síncronas y de Moore. Para tener completo un apartado, el circuito debe ser resuelto, especificar sus ecuaciones y dibujado. 3. Sólo se podrán usar para el diseño puertas lógicas estándar, multiplexores 2:1 y biestables tipo D estándar. Cualquier otro circuito que se use (por ejemplo, contadores, registros, etc) habrá que diseñarlo previamente. TIEMPO: 1,5h

2 EXAMEN DE SEPTIEMBRE DE CIRCUITOS ELECTRÓNICOS. CURSO 27/8. SOLUCIÓN AL PROBLEMA DEL PRIMER PARCIAL Para resolver el primer apartado, nos exigen que se realice una máquina de estados síncrona de Moore. Realmente, no es la solución más sencilla, pero es la que nos piden. Para ello, lo primero es tener claro los diferentes estados posibles. Necesitamos que la salida, una vez se activen las entradas (o sea cuando valgan cualquier cosa distinta de ) valga 1 durante un ciclo de reloj (bit de Start), tras lo cual valdrá A1 y A. Finalmente, debe quedarse a hasta que vuelva al reposo (entradas en ). Un primer esquema de los estados, transiciones y valor de la salida sería el siguiente: En el esquema se representa que, una vez que A1A es distinto de, paso al estado 1, en el que la salida valdrá 1. Desde ahí, dependiendo de lo que valgan las entradas, paso a los estados 2, 4 ó 6. En esos estados transmito el valor de A1, tras lo cual transmito A en los estados 3, 5 y 7. Finalmente, llego al estado 8, en el que esperaré a que se acabe la pulsación (A1A=), momento en el que volveré al estado. Es importante notar que nos dicen que las entradas no cambian durante el proceso. Esto significa que una vez estoy en el estado 2, por ejemplo, las entradas seguirán siendo 1 hasta que valgan al final del ciclo. Esto es muy importante para tratar de simplificar el sistema, que de otra forma necesitaría 4 biestables (9 estados). Veamos cómo queda la tabla de transición de estados: Estado A () (8) (8) (8) A1A= 2 3 Para poder simplificar la tabla, debemos ver qué estados tienen la misma salida, y cuáles pueden ser pseudo-equivalentes. Para ello realizaríamos la tabla de inferencias, de la que se obtienen las siguientes pseudoequivalencias: 7-8, 7-2, 6-5, 6-4, 6-3, 5-3, 4-3 Con estas pseudo-equivalencias se pueden eliminar en total 3 estados. Elegiremos de entre ellas las siguientes: 2-7, 3-5, Una vez elegidas tres de ellas, se ve que las demás no se pueden usar (por ejemplo, 7-8 ya no es compatible con 2-7, porque 2 y 8 no son pseudoequivalentes, o 4-3 tampoco porque no es compatible con 3-5). Con esta simplificación, la tabla de transición simplificada queda como: A1 A1 A1 A1A? A1A? A11 A11 A11 A1 A1A= A1 A1

3 Estado A () (8) (8) (8) Con esta tabla simplificada, con sólo 6 estados, observo que necesitaré únicamente 3 biestables, lo que simplifica tremendamente el problema. Para codificar los estados, puedo usar una codificación estándar (por ejemplo, su número binario tal cual) o puedo ser un poco más astuto, y codificar para que la salida sea uno de los bits de estado. Haremos esto segundo, usando como codificación de los estados la siguiente: Estado Q2-Q1-Q De esta manera, conseguimos que la salida A sea igual a Q, evitando el diseño del circuito combinacional de salida. Una vez hecha la asignación de estados en la tabla simplificada, se procede a realizar la Tabla de Excitación de los biestables, esto es la tabla de verdad del circuito combinacional de entrada, que calcula las entradas de los biestables en función del estado (sus salidas) y de las entradas del circuito: Q2 Q1 Q A1 A D2 D1 D Una vez especificada la tabla de excitaciones, sólo queda resolver las ecuaciones de cada bit en función de las entradas del circuito combinacional de entrada (Q2, Q1, Q Q1 y A): Resolvemos por Karnaugh, separando en dos tablas de 4 entradas según el valor de Q2: Q2= Q2=1 Q1-Q Q1-Q D2=Q1 Q+/Q2 Q A1+Q1 A1+Q2 /Q A1+Q2 /Q A Q2= Q2=1 Q1-Q Q1-Q D1=Q2 Q+/Q1 Q /A1+Q1 /Q /A1 Q2= Q2=1 Q1-Q Q1-Q D=/Q2 /Q A+/Q2 /Q1 A1+Q2 Q A

4 Con esto queda resuelta la máquina de estados del primer apartado, dado que el circuito combinacional de salida es simplemente la expresión: A=Q. En la imagen adjunta se muestra el circuito. En la siguiente imagen se observa una simulación del circuito en el que se envían sucesivamente 1, 1 y 11. SEPT8.CIR d(clk) d(a) Start 1 Stop Start 1 Stop Start 1 1 Stop hex(q2, q1, Q) d(a1) d(a) (=1) (=1) (=11).m 2.m 4. m T 6.m 8.m 1.m

5 Para el segundo apartado del problema, necesitamos realizar dos sistemas. Un primer sistema síncrono, que almacene el resultado una vez se produzca, y otro sistema combinacional que calcule cuál de los dos ha ganado o si ha habido empate. El sistema secuencial estará formado por una pequeña máquina de estados que controlará la llegada de las dos jugadas, y un registro de captura que almacenará la salida del circuito combinacional. La máquina de estados tendrá como entradas las señales FIN_A y FIN_B, y como salida la señal FIN. Es necesaria esta máquina porque las señales duran un solo ciclo de reloj y tengo que saber que han llegado las dos. La tabla de transición de estados en este caso será: FIN_A-FIN_B Estado FIN () (1) (1) (2) 3 (2) A la hora de realizar la tabla, se han tenido en cuenta los siguientes supuestos: puede ser (aunque es poco probable, no es imposible), que lleguen a la vez las dos señales de fin, si ambos jugadores pulsan en el mismo ciclo de reloj. Una vez que estoy en el estado 1 (llegó fin_a), al siguiente ciclo de reloj seguro que está desactivado, por lo que probablemente el siguiente valor de entradas será el, en cuyo caso permanezco en 1 hasta que llegue 1. Pero si mientras espero llega un nuevo FIN_A (el jugador A cambia la jugada), permanezco en 1. Esto hace que tampoco sea imposible la combinación 1 en el estado 1. Análogamente, en el estado 2 tampoco resulta imposible la combinación 1, aunque lo más normal será esperar en 2 hasta que se produzca un 1. De la misma forma, también es posible (aunque altamente improbable, pero no imposible) que lleguen ahora dos señales de FIN a la vez. Una vez estoy en el estado 3 (ya han llegado las dos señales), de lo único que estoy seguro es que las entradas no pueden valer 11, ya que una de ellas acaba de ser 1 (si no, no habría llegado a 3). En cualquier otro caso, iré al estado. Una vez realizada la tabla de estados, y codificando cada estado con su valor binario, la tabla de excitaciones queda: Q1 Q FA FB D1 D Y a partir de esta tabla, se construyen las tablas de Karnaugh para cada una de las dos entradas de los biestables, D1 y D, como: D1 D FA-FB Q1-Q FA-FB Q1-Q D1= Q1 /Q + /Q1 FIN_A D= /Q FIN_B + /Q1 Q Como cabía esperar, la solución es simétrica, pudiendo reemplazarse FIN_A por FIN_B cambiando Q1 por Q. Finalmente, el circuito combinacional de salida queda reducido al producto de los dos bits de estado, FIN= Q1 Q, por lo que el circuito completo queda como:

6 Para redondear este apartado, solo nos queda realizar el circuito que captura y almacena el resultado. Éste estará formado por dos biestables que almacenarán el resultado del circuito combinacional: Mientras la señal FIN valga, cada biestable mantendrá el valor anterior, que corresponderá a la jugada anterior. Cuando FIN sea 1, los valores de GA y GB se almacenan en el registro correspondiente.

7 Por último, queda realizar un circuito combinacional que resuelva el ganador de la jugada. Para ello, las entradas serán A1, A, B1 y B, representando la elección de cada jugador. Se pide que GA y GB representen cuál de los dos ha ganado, siendo si cualquier entrada es (no ha jugado todavía uno de los dos jugadores) y siendo 11 cuando se produzca un empate. Con esto, y aplicando las reglas del juego piedra-papel-tijera, se obtiene la tabla de verdad: Tras lo cual, realizamos las tablas de Karnaugh para las salidas del circuito combinacional, GA y GB: A1 A B1 B GA GB Espera 1 Espera 1 1 Espera 1 Espera 1 Espera Empate Piedra > Tijera Piedra < Papel 1 Espera Papel > Piedra Papel < Tijera Empate 1 1 Espera Tijera < Piedra Empate Tijera > Papel GA B1-B GA=/A1 /A B A1 /A /B1 B GB B1-B A1 A B1+A1 B1 /B+ GB=/B1 /B A + B1 B A1+B1 A1 /A+ B1 /B /A1 A Se puede comprobar fácilmente también la simetría de la solución, en la que cambiando los A por los B, la salida GA y GB son intercambiables, como es lógico. El circuito quedará: Con lo que acaba el problema.