Memoria compartida distribuida
|
|
|
- Arturo Córdoba Aguilera
- hace 9 años
- Vistas:
Transcripción
1 Memoria compartida distribuida Arquitectura de Computadores J. Daniel García Sánchez (coordinador) David Expósito Singh Javier García Blas Óscar Pérez Alonso J. Manuel Pérez Lobato Grupo ARCOS Departamento de Informática Universidad Carlos III de Madrid cbed Arquitectura de Computadores Grupo ARCOS 1/23
2 Introducción a memoria compartida distribuida 1 Introducción a memoria compartida distribuida 2 Bases del protocolo de directorio 3 Protocolo basado en directorio 4 Conclusión cbed Arquitectura de Computadores Grupo ARCOS 2/23
3 Introducción a memoria compartida distribuida Protocolos de espionaje y escalabilidad Problemas de protocolos de espionaje. Requiere comunicación con todas las cachés: En cada fallo de caché. En cada escritura de dato compartido. Qué ventaja tienen los protocolos de espionaje? Ausencia de estructura de datos centralizada. Bajo coste de implementación. Qué inconveniente tiene los protocolos de espionaje? Ausencia de estructura de datos centralizadas. Comunicaciones limitan la escalabilidad. cbed Arquitectura de Computadores Grupo ARCOS 3/23
4 Introducción a memoria compartida distribuida Modelo básico de DSM P1 P2 Mem E/S Mem E/S Red de interconexión Mem E/S Mem E/S P3 P4 Necesidad de eliminar tráfico de coherencia. cbed Arquitectura de Computadores Grupo ARCOS 4/23
5 Introducción a memoria compartida distribuida Clases de protocolos de coherencia Espionaje (snooping): Cada caché mantiene el estado de compartición de cada bloque que tiene. Las cachés accesibles mediante medio de multidifusión (bus). Todas las cachés monitorizan si tienen una copia del bloque. Basados en directorio: El estado de compartición se mantiene en un directorio. SMP: Directorio centralizado en memoria o en caché de más alto nivel. DSM: Para evitar cuello de botella se usa un directorio distribuido (más complejo). cbed Arquitectura de Computadores Grupo ARCOS 5/23
6 Introducción a memoria compartida distribuida Protocolo basado en directorio Idea: Mantener el estado de cada bloque de caché. Qué cachés tiene copia del bloque? Bits de estado del bloque. Multicores con caché externa compartida. Vector de bits de longitud igual a número de cores. Indica que cachés privadas pueden tener copia del bloque. Solamente se envía invalidación a cachés marcadas en mapa de bits. Esquema funciona bien dentro de un único multicore. Ejemplo: Intel Core i7. cbed Arquitectura de Computadores Grupo ARCOS 6/23
7 Introducción a memoria compartida distribuida Directorio centralizado y escalabilidad Un directorio centralizado evita broadcast pero Se convierte en cuello de botella. Problema de escalabilidad con número de procesadores. Solución: Directorio distribuido. Distribuir el directorio con la memoria. Cada directorio tiene información de la memoria local asociada. Siempre se sabe a qué directorio ir. Distintas peticiones de coherencia van a distintos directorios. cbed Arquitectura de Computadores Grupo ARCOS 7/23
8 Introducción a memoria compartida distribuida Direcotrio distribuido P1 P2 Mem E/S Mem E/S Dir Dir Red de interconexión Dir Dir Mem E/S Mem E/S P3 P4 cbed Arquitectura de Computadores Grupo ARCOS 8/23
9 Bases del protocolo de directorio 1 Introducción a memoria compartida distribuida 2 Bases del protocolo de directorio 3 Protocolo basado en directorio 4 Conclusión cbed Arquitectura de Computadores Grupo ARCOS 9/23
10 Bases del protocolo de directorio Directorio Operaciones básicas. Tratamiento de fallo de lectura. Tratamiento de escritura en un bloque compartido limpio. El directorio debe mantener el estado de cada bloque: Compartido: Uno o más nodos tienen el bloque en caché y el valor en memoria está actualizado. No cacheado: Ningún nodo tiene una copia del bloque. Modificado: Solamente un nodo tiene copia del bloque en caché y lo ha escrito. Valor en memoria no actualizado. Además: Mapa de bits con información de nodos que tienen copias del bloque. cbed Arquitectura de Computadores Grupo ARCOS 10/23
11 Bases del protocolo de directorio Mensajes Mensaje Fuente Destino Contenido Función Fallo Caché Directorio P,A P tiene fallo de lectura en A. lectura local local Pedir dato y P compartidor. Fallo Caché Directorio P,A P tiene fallo de escritura en A. escritura local local Pedir dato y P propietario. Invalidación Caché Directorio A Invalidar A en todas las cachés. local local Invalidación Caché Directorio A Invalidar copia compartida. local remota Captación Directorio Caché A Capta bloque. local remota Estado a compartido. Captación/ Directorio Caché A Capta bloque. Innvalidación local remota Invalida bloque. Respuesta Directorio Caché D Devolver valor a directorio. valor dato local local Post-escritura Caché Directorio A,D Post-escritura de dato. dato remota local P Nodo, A Dirección, D Dato cbed Arquitectura de Computadores Grupo ARCOS 11/23
12 Protocolo basado en directorio 1 Introducción a memoria compartida distribuida 2 Bases del protocolo de directorio 3 Protocolo basado en directorio 4 Conclusión cbed Arquitectura de Computadores Grupo ARCOS 12/23
13 Protocolo basado en directorio Transición de estados En chips multicore: La coherencia interna se mantiene mediante directorio centralizado. El mismo directorio puede actuar como directorio local en DSM. Implementación del protocolo: Transición de estados de caché local. Envían peticiones a directorio local. Transición de estados del directorio. cbed Arquitectura de Computadores Grupo ARCOS 13/23
14 Protocolo basado en directorio Transición de estados de caché individual Acierto lectura Acierto escritura Modificado (Solo lect) Captar/Invalidar Post-escritura Escritura CPU Enviar mens fallo escritura Inválido (I) Fallo lectura Post-escritura y leer fallo Captar Post-escritura Lectura CPU Enviar mens. fallo lectura Invalidar Compartido (Lect/Escr) Acierto lectura Fallo escritura Post-escritura Acierto escritura Enviar mens invalidación Fallo escritura Enviar mens fall escritura Fallo lectura Leer fallo cbed Arquitectura de Computadores Grupo ARCOS 14/23
15 Protocolo basado en directorio Entrada no cacheada El valor de memoria está actualizado. Peticiones: Fallo de lectura: Se envía dato de memoria a nodo peticionario. Nodo peticionario es el único en estado compartido. Estado pasa a compartido. Fallo de escritura: Se envía dato de memoria a nodo peticionario. El bloque se pasa a estado exclusivo. Nodo peticionario es el propietario. cbed Arquitectura de Computadores Grupo ARCOS 15/23
16 Protocolo basado en directorio Entrada compartida El valor de memoria está actualizado. Peticiones: Fallo de lectura: Se envía el dato de memoria al nodo peticionario. El nodo peticionario se añade al conjunto de nodos de la entrada. Fallo de escritura: Se envía el dato de memoria al nodo peticionario. Se envían mensajes de invalidación al conjunto de nodos de la entrada. Se activa en el conjunto solamente el nodo peticionario. Se pasa a estado exclusivo. cbed Arquitectura de Computadores Grupo ARCOS 16/23
17 Protocolo basado en directorio Entrada exclusiva El valor del bloque se encuentra en caché en el nodo identificado por el conjunto (nodo porpietario). Peticiones: Fallo de lectura: Se envía mensaje de captación a propietario. Se escribe dato en memoria. Se envía dato a nodo peticionario. Se añade nodo peticionario a conjunto de nodos. cbed Arquitectura de Computadores Grupo ARCOS 17/23
18 Protocolo basado en directorio Entrada exclusiva Peticiones: Post-escritura: Ocurre cuando el propietario hace post-escritura del bloque. El bloque pasa a estado no cacheado. Se vacía el conjunto de la entrada. Fallo de escritura: El bloque tiene nuevo propietario. Se invalida bloque en antiguo propietario y se obtiene valor. Se envía valor a nodo peticionario. Se activa en el conjunto solamente el nuevo peticionario. cbed Arquitectura de Computadores Grupo ARCOS 18/23
19 Protocolo basado en directorio Transición de estados del directorio No cacheado Fallo escritura Captr/Invalidar Respuesta dato Nodo={P} Exclusivo (Lect/Escr)) Post-escritura Nodos={} Fallo escritura Respuesta dato; Nodos={P} Fallo lectura Fallo escritura Fallo lectura Respuesta dato; Nodos={P} Captar;Respuesta dato;nodo=nodo+{p} Invalidar; Nodos={P}; Respuesta dato Compartido (Solo lectura) Fallo lectura Nodos=Nodos+{P} cbed Arquitectura de Computadores Grupo ARCOS 19/23
20 Conclusión 1 Introducción a memoria compartida distribuida 2 Bases del protocolo de directorio 3 Protocolo basado en directorio 4 Conclusión cbed Arquitectura de Computadores Grupo ARCOS 20/23
21 Conclusión Resumen Problemas de escalabilidad en protocolos de espionaje. Alternativas de protocolos basados en directorio: Directorio centralizado en SMP. Directorio distribuido en DSM. En chips multicore: Coherencia interna mediante directorio centralizado. Usado como directorio local en DSM. cbed Arquitectura de Computadores Grupo ARCOS 21/23
22 Conclusión Referencias Computer Architecture. A Quantitative Approach 5th Ed. Hennessy and Patterson. Secciones: 5.4. Ejercicios recomendados: 5.9, 5.10, 5.11, cbed Arquitectura de Computadores Grupo ARCOS 22/23
23 Conclusión Memoria compartida distribuida Arquitectura de Computadores J. Daniel García Sánchez (coordinador) David Expósito Singh Javier García Blas Óscar Pérez Alonso J. Manuel Pérez Lobato Grupo ARCOS Departamento de Informática Universidad Carlos III de Madrid cbed Arquitectura de Computadores Grupo ARCOS 23/23
Memoria compartida simétrica
Memoria compartida simétrica Arquitectura de Computadores J. Daniel García Sánchez (coordinador) David Expósito Singh Javier García Blas Óscar Pérez Alonso J. Manuel Pérez Lobato Grupo ARCOS Departamento
Memoria caché básica
Memoria caché básica Arquitectura de Computadores J. Daniel García Sánchez (coordinador) David Expósito Singh Javier García Blas Óscar Pérez Alonso J. Manuel Pérez Lobato Grupo ARCOS Departamento de Informática
Introducción a los multiprocesadores
Introducción a los multiprocesadores J. Daniel García Sánchez (coordinador) David Expósito Singh Javier García Blas Óscar Pérez Alonso J. Manuel Pérez Lobato Arquitectura de Computadores Grupo ARCOS Departamento
Optimizaciones avanzadas de memoria caché
de memoria caché Arquitectura de Computadores J. Daniel García Sánchez (coordinador) David Expósito Singh Javier García Blas Óscar Pérez Alonso J. Manuel Pérez Lobato Grupo ARCOS Departamento de Informática
Ejercicios de jerarquía de memoria
Ejercicios de jerarquía de memoria J. Daniel García Sánchez (coordinador) David Expósito Singh Javier García Blas Óscar Pérez Alonso J. Manuel Pérez Lobato Arquitectura de Computadores Grupo ARCOS Departamento
Modelos de consistencia de memoria
Modelos de consistencia de memoria Arquitectura de Computadores J. Daniel García Sánchez (coordinador) David Expósito Singh Javier García Blas Óscar Pérez Alonso J. Manuel Pérez Lobato Grupo ARCOS Departamento
Sincronización. Arquitectura de Computadores
Sincronización Arquitectura de Computadores J. Daniel García Sánchez (coordinador) David Expósito Singh Javier García Blas Óscar Pérez Alonso J. Manuel Pérez Lobato Grupo ARCOS Departamento de Informática
Memoria Virtual. Memoria Virtual
Memoria Virtual Es el nivel de la jerarquía que maneja la cache entre memoria principal y memoria secundaria. Permite que los programas se expandan más allá de los límites de la memoria principal. Permite
Tema 5. El Sistema de Memoria
Tema 5. Arquitectura de Computadores Curso 2009-2010 Índice Transparencia: 2 / 38 Características del sistema de memoria Memoria principal y entrelazado de memoria Jerarquía del sistema de memorias Principios
Arquitectura de Computadoras para Ingeniería
Arquitectura de Computadoras para Ingeniería (Cód. 7526) 1 Cuatrimestre 2016 Dra. DCIC - UNS 1 Multiprocesadores 2 Clasificación de Flynn Clasificación de 1966 En función del flujo de instrucciones y datos
EJERCICIOS DEL TEMA 4
Computación de Altas Prestaciones 1 EJERCICIOS DEL TEMA 4 SISTEMAS MULTIPROCESADOR (MEMORIA COMPARTIDA) 1. Se diseña un procesador con un único nivel de memoria caché con tasa de fallos del 6% y tamaño
TEMA 4 PROCESAMIENTO PARALELO
TEMA 4 PROCESAMIENTO PARALELO Tipos de plataformas de computación paralela Organización lógica Organización física Sistemas de memoria compartida Sistemas de memoria distribuida Tipos de plataformas de
Arquitectura de computadores I
Arquitectura de computadores I Perspectiva de alto nivel de los computadores Septiembre de 2017 Contenido Componentes del computador Funcionamiento del computador Estructuras de interconexión Interconexión
TEMA 12: MEJORA DE LAS PRESTACIONES DE LA MEMORIA
TEMA 12: MEJORA DE LAS PRESTACIONES DE LA MEMORIA PRINCIPAL. 1. Introducción. 2. Aumentar el ancho de la memoria. 3. Memoria entrelazada. 4. Bancos de memoria independientes. 5. Tecnología de las memorias.
Tema 1. Arquitecturas multiprocesador: MIMD de memoria compartida (multiprocesadores) V 1.1
Tema 1 Arquitecturas multiprocesador: MIMD de memoria compartida (multiprocesadores) V 1.1 José M. Cámara ([email protected]) Multiprocesadores y multicomputadores Multiprocesadores: son sistemas formados
TEMA 1. Arquitecturas multiprocesador: MIMD de memoria compartida (multiprocesadores) V 2.0
TEMA 1 Arquitecturas multiprocesador: MIMD de memoria compartida (multiprocesadores) V 2.0 José M. Cámara ([email protected]) Multiprocesadores y multicomputadores Multiprocesadores: son sistemas formados
Introducción a memorias cache
Introducción a memorias cache Lección 6 Ing. Cristina Murillo Miranda Arquitectura de Sistemas Embebidos Programa de Maestría en Electrónica Énfasis en Sistemas Embebidos Escuela de Ingeniería en Electrónica
TEMA 10 INTRODUCCIÓN A LOS SISTEMAS OPERATIVOS DISTRIBUIDOS. Introducción Hardware Software Aspectos de diseño
TEMA 10 INTRODUCCIÓN A LOS SISTEMAS OPERATIVOS DISTRIBUIDOS Introducción Hardware Software Aspectos de diseño 1 Introducción Aparecen en los 80 Desarrollo de Microprocesadores LAN Sistemas Distribuidos:
TEMA 9. SISTEMAS OPERATIVOS DISTRIBUIDOS
TEMA 9. SISTEMAS OPERATIVOS DISTRIBUIDOS Introducción Hardware Software Aspectos de diseño 1 Introducción Aparecen en los 80 Desarrollo de Microprocesadores LAN Sistemas Distribuidos: Gran nº de procesadores
Soluciones a ejercicios de Fundamentos
Soluciones a ejercicios de Fundamentos J. Daniel García Sánchez (coordinador) David Expósito Singh Javier García Blas Óscar Pérez Alonso J. Manuel Pérez Lobato Arquitectura de Computadores Grupo ARCOS
MULTIPROCESADORES COMERCIALES. José M. Cámara v. 2.0
MULTIPROCESADORES COMERCIALES José M. Cámara ([email protected]) v. 2.0 ARQUITECTURA SMP AlphaServer 8400 Características generales Multiprocesador simétrico de acceso uniforme a memoria Hasta 12 CPU Alpha
Ejercicios de Paralelismo a Nivel de Instrucción
Ejercicios de Paralelismo a Nivel de Instrucción J. Daniel García Sánchez (coordinador) David Expósito Singh Javier García Blas Óscar Pérez Alonso J. Manuel Pérez Lobato Arquitectura de Computadores Grupo
Tema 7. Mejora del rendimiento: introducción a la segmentación y a las arquitecturas paralelas
Tema 7. Mejora del rendimiento: introducción a la segmentación y a las arquitecturas paralelas Arquitectura de Computadores Curso 2009-2010 Transparencia: 2 / 21 Índice Introducción Taxonomía de Flynn
Organización lógica Identificación de bloque
Cómo se encuentra un bloque si está en el nivel superior? La dirección se descompone en varios campos: Etiqueta (tag): se utiliza para comparar la dirección requerida por la CPU con aquellos bloques que
APLICACIONES DE INTERNET: SOAP
Grupo de Arquitectura de Computadores, Comunicaciones y Sistemas Desarrollo de Aplicaciones Distribuidas AUTORES: Alejandro Calderón Mateos Javier García Blas David Expósito Singh Laura Prada Camacho Departamento
Tema 6: Memoria virtual. Óscar David Robles Sánchez Sofía Bayona Beriso David Miraut Andrés Luis Rincón Córcoles
Tema 6: Memoria virtual Óscar David Robles Sánchez Sofía Bayona Beriso David Miraut Andrés Luis Rincón Córcoles Contenidos Introducción. Localización de páginas. Fallos de página. TLB. Gestión de fallos
Coherencia de cachés
Todos los derechos de propiedad intelectual de esta obra pertenecen en exclusiva a la Universidad Europea de Madrid, S.L.U. Queda terminantemente prohibida la reproducción, puesta a disposición del público
MEMORIA CACHÉ PRINCIPIOS BASICOS
MEMORIA CACHÉ PRINCIPIOS BASICOS El objetivo de la memoria cache es lograr que la velocidad de la memoria sea lo mas rapida posible, consiguiendo al mismo tiempo un tamaño grande al precio de memorias
ENTRADA-SALIDA. 2. Dispositivos de Carácter: Envía o recibe un flujo de caracteres No es direccionable, no tiene operación de búsqueda
Tipos de Dispositivos ENTRADA-SALIDA 1. Dispositivos de Bloque: Almacena información en bloques de tamaño fijo (512b hasta 32Kb) Se puede leer o escribir un bloque en forma independiente 2. Dispositivos
Sistema Cache. Técnicas Digitales III Ing. Gustavo Nudelman Universidad Tecnológica Nacional - Facultad Regional Buenos Aires
Sistema Cache Técnicas Digitales III Ing. Gustavo Nudelman 2012 RAM dinámica Almacena un bit como una capacidad espuria en un transistor La necesidad de conservar la carga y la lectura destructiva obliga
MULTIPROCESADORES COHERENCIA DE CACHÉ
Todos los derechos de propiedad intelectual de esta obra pertenecen en exclusiva a la Universidad Europea de Madrid, S.L.U. Queda terminantemente prohibida la reproducción, puesta a disposición del público
Arquitectura de Computadoras. Anexo Clase 8 Buses del Sistema
Arquitectura de Computadoras Anexo Clase 8 Buses del Sistema Estructuras de interconexión Todas las unidades han de estar interconectadas. Existen distintos tipos de interconexiones para los distintos
Mapa de memoria. memoria CACHÉ
Mapa de memoria memoria CACHÉ Miguel Ángel Asensio Hernández, Profesor de Electrónica de Comunicaciones. Departamento de Electrónica, I.E.S. Emérita Augusta. 06800 MÉRIDA. Segmentación de la memoria Estructuración
Introducción a los Sistemas Operativos y Redes. Clase 2: Topologías de Redes
Introducción a los Sistemas Operativos y Redes Clase 2: Topologías de Redes Introducción a los Sistemas Operativos y Redes Topologías de Red: Topología Física. Topología Lógica. Hardware de Red. Medios
ORGANIZACIÓN DE COMPUTADORES I
ORGANIZACIÓN DE COMPUTADORES I Titulaciones: Créditos: 6 Carácter: Curso: 2º Temporalidad: Departamento: Profesores: Ingeniería en Informática (II) Ingeniería Técnica en Informática de Sistemas (ITIS)
Microprocesadores para comunicaciones. Escuela Técnica Superior de Ingenieros de Telecomunicación. Organización y estructura de las memorias caché
Microprocesadores para comunicaciones Escuela Técnica Superior de Ingenieros de Telecomunicación Organización y estructura de las memorias caché Índice Introducción Niveles de jerarquía de memoria Principio
Introducción a las Computadoras. Capítulo 3 Buses del Sistema
Introducción a las Computadoras Capítulo 3 Buses del Sistema Concepto de Programa Los sistemas de propósito específico no son flexibles El Hardware de propósito general puede realizar diferentes tareas,
Soluciones a ejercicios de multiprocesadores
Soluciones a ejercicios de multiprocesadores J. Daniel García Sánchez (coordinador) David Expósito Singh Javier García Blas Óscar Pérez Alonso J. Manuel Pérez Lobato Arquitectura de Computadores Grupo
Memoria Cache. Departamento de Arquitectura de Computadores
Memoria Cache Departamento de Arquitectura de Computadores Índice Introducción. Conceptos básicos Características de los sistemas de memoria Jerarquías de memoria Memoria Principal Características físicas
Tema II. Unidad de memoria
Tema II Unidad de memoria 2.1 Definiciones y conceptos básicos. 2.2 Jerarquía de memorias. 2.3 Memorias de semiconductor. 2.4 Memorias asociativas. 2.5 Memoria caché. 2.6 Discos magnéticos. 2.1 Definiciones
UNIVERSIDAD NACIONAL FEDERICO VILLARREAL FACULTAD DE INGENIERIA ELECTRÓNICA E INFORMÁTICA SÍLABO
SÍLABO ASIGNATURA: ARQUITECTURA Y ORGANIZACIÓN DEL COMPUTADOR CÓDIGO: 8F0072 1. DATOS GENERALES 1.1. DEPARTAMENTO ACADÉMICO : Ing. Electrónica e Informática 1.2. ESCUELA PROFESIONAL : Ingeniería de Electrónica
Explotación del paralelismo a nivel de instrucción
Explotación del paralelismo a nivel de instrucción Arquitectura de Computadores J. Daniel García Sánchez (coordinador) David Expósito Singh Javier García Blas Óscar Pérez Alonso J. Manuel Pérez Lobato
ARQUITECTURA DE COMPUTADORES DESCRIPCIÓN BUS PCI (Tema 1: Conexión Externa de Procesadores. Buses)
ARQUITECTURA DE COMPUTADORES DESCRIPCIÓN BUS PCI (Tema 1: Conexión Externa de Procesadores. Buses) http:// www.atc.us.es Índice 1. Características bus PCI 2. Señales PCI 3. Transferencias PCI 4. Comandos
QUÉ ES LA MEMORIA CACHÉ?
QUÉ ES LA MEMORIA CACHÉ? Es una memoria de acceso rápido que se encuentra entre la CPU y la MEMORIA PRINCIPAL El ser pequeña y rápida es muy útil para acceder a datos o instrucciones recientemente accedidas
1. Introducción 2. S.O. de Red. NFS 3. S.O. Distribuidos 4. Características de Diseño. Tema5: Sistemas Operativos Distribuidos
Tema 5: Sistemas Operativos Distribuidos 1. Introducción 2. S.O. de Red. NFS 3. S.O. Distribuidos 4. Características de Diseño 1 1. Introducción Sistema Informático Distribuido: Colección de S.I. autónomos
Arquitectura de Computadoras para Ingeniería
Arquitectura de Computadoras para Ingeniería (Cód. 7526) 1 Cuatrimestre 2016 Dra. Dana K. Urribarri DCIC - UNS Dana K. Urribarri AC 2016 1 Memoria cache (continuación) Dana K. Urribarri AC 2016 2 Memoria
Arquitectura de Computadoras
Arquitectura de Computadoras Clase 7 Memoria Sistema de Memoria Los programadores desean acceder a cantidades ilimitadas de memoria rápida!! Solución práctica: Jerarquía de memoria organizada en niveles
Pipeline de instrucciones
Pipeline de instrucciones Manejo de Interrupciones Tipos: - Síncronas - Asíncronas Asíncronas: No están asociadas a ninguna instrucción. Se atienden normalmente al final de la instrucción en ejecución.
Comentarios sobre la bibliografía
Apéndice A Comentarios sobre la bibliografía [CSG99] [Hwa93] [DYN97] [HP96] La siguiente lista de libros es una lista priorizada atendiendo a la idoneidad de los contenidos para la asignatura de å, no
Facultad de Ingeniería Industrial y de Sistemas v1.0 MA781U PROCESOS DISTRIBUIDOS
PROCESOS DISTRIBUIDOS Preparado por: Angel Chata Tintaya ([email protected]) Resumen El proceso cliente servidor es la clave para comprender el potencial de los sistemas de información y las redes
Guía de ejercicios # 11 - Jerarquía de memoria
Guía de ejercicios # 11 - Jerarquía de memoria Organización de Computadoras 2017 UNQ Funciones de correspondencia Cuando la Unidad de Control pide una determinada celda, la memoria caché debe, en primer
Tema 7. Entrada / Salida
Tema 7 Entrada / Salida Problemática Entrada/Salida Elementos claves en un computador: Procesador, memoria y módulos de E/S Cada módulo de E/S se conecta al bus del sistema y controla a uno o a más periféricos
Bases de Datos Distribuidas. Carlos A. Olarte BDII
Carlos A. Olarte ([email protected]) BDII Contenido 1 Introducción 2 Fragmentación de Datos 3 Transparencia de Red 4 Transacciones Distribuidas 5 Control de Concurrencia Introducción Por que distribuir
Plataformas paralelas
Plataformas paralelas Curso 2011-2012 Elementos de un computador paralelo Hardware: Múltiples procesadores Múltiples memorias Redes de interconexión Software: Sistemas Operativos paralelos Programas orientados
TEMA 2: PROGRAMACIÓN PARALELA (I)
Grupo de Arquitectura de Computadores, Comunicaciones y Sistemas ARQUITECTURA DE COMPUTADORES II AUTORES: David Expósito Singh Florin Isaila Daniel Higuero Alonso-Mardones Javier García Blas Borja Bergua
Arquitectura de Computadores
GUÍA DOCENTE 2014-2015 Arquitectura de Computadores Curso 2014/2015 1. Denominación de la asignatura: Arquitectura de Computadores Titulación Grado en Ingeniería Informática Código 6358 2. Materia o módulo
ARQUITECTURA E INGENIERÍA DE LOS COMPUTADORES
ARQUITECTURA E INGENIERÍA DE LOS COMPUTADORES (Segundo Cuatrimestre) Ingeniería Informática Profesor: Valencia, 31 de Enero de 2012 Prefacio. El temario recogido en estos apuntes se corresponde con la
ARQUITECTURA DE LOS SISTEMAS BASADOS EN MICROPROCESADOR
ARQUITECTURA DE LOS SISTEMAS BASADOS EN MICROPROCESADOR Historia Bloques funcionales Dimensionamiento Estructura CPU Concepto de programa Interrupciones Buses Entrada / Salida Ejemplo de arquitectura:
Bases de Datos Paralelas. Carlos A. Olarte BDII
Carlos A. Olarte ([email protected]) BDII Contenido 1 Introducción 2 Paralelismo de I/O 3 Paralelismo entre Consultas 4 OPS Introducción Por qué tener bases de datos paralelas? Tipos de arquitecturas:
GUÍA DOCENTE Arquitecturas Avanzadas de Computadores
GUÍA DOCENTE 2016-2017 Arquitecturas Avanzadas de Computadores 1. Denominación de la asignatura: Arquitecturas Avanzadas de Computadores Titulación Máster en Ingeniería Informática Código 7060 2. Materia
Sistemas Operativos Distribuidos. Sistemas Operativos Una visión aplicada
Bibliografía Sistemas Operativos Distribuidos Ing. Alfonso Guijarro Rodríguez [email protected] Sistemas Operativos Distribuidos Andrew S. Tanenbaum. 1996, Prentice-Hall Capítulo 1 última edición
PROCESAMIENTO DISTRIBUIDO
Pág. 1 INTRODUCCIÓN PROCESAMIENTO DISTRIBUIDO Arquitectura de comunicaciones: Software básico de una red de computadoras Brinda soporte para aplicaciones distribuidas Permite diferentes Sistemas Operativos
1. Escalabilidad de transacciones de un motor de búsqueda Web.
Enfoque Token 1. Escalabilidad de transacciones de un motor de búsqueda Web. 2. Simulador de aplicaciones sobre utilización de dispositivos móviles como unidades de procesamiento. Tabla ruteo Red 3G/4G
ARQUITECTURAS PARA PROCESAMIENTO PARALELO
1 de 6 27/11/11 13:08 ARQUITECTURAS PARA PROCESAMIENTO PARALELO Facultad de Ingeniería de Sistemas Información para el Proyecto REYCYT RESUMEN Se presenta información general relativa a las diferentes
Arquitectura de Computadoras
Arquitectura de Computadoras Arquitecturas Von Neumann Harvard Otras (Multiprocesador, Sistemas distribuidos) Arquitectura de Computadores Corresponde a la estructura, organización, e interconexión de
Tema 6 (II) Jerarquía de Memoria
Tema 6 (II) Jerarquía de Memoria Grupo ARCOS Estructura de Computadores Grado en Ingeniería Informática Universidad Carlos III de Madrid Contenidos 1. Memoria cache Introducción: Acceso a bloque y principio
