CAPÍTULO 2 PROCESADORES SUPERESCALARES
|
|
- Benito Prado Roldán
- hace 6 años
- Vistas:
Transcripción
1 CAPÍTULO 2 PROCESADORES SUPERESCALARES LECTURA DE INSTRUCCIONES (etapa if) Falta de alineamiento Rotura de secuencialidad Tratamiento de los saltos Estrategias de predicción dinámica Pila de dirección de retorno Tratamiento de los errores en la predicción de saltos
2 LECTURA DE INSTRUCCIONES (IF Instruction Fetch) El número de instrucciones que se extraen de la caché de instrucciones (I-caché) en cada ciclo viene determinado por el ancho de la etapa de lectura. Al poder existir fallos de lectura Mecanismos auxiliares de almacenamiento entre las etapas de lectura y decodificación ->buffer de instrucciones (amortiguador o shock absorber) I caché
3 LECTURA DE INSTRUCCIONES IF Cada array almacena una de las cuatro instrucciones captadas por ciclo. Una vez conocido el contador de programa (PC) la lógica de control accede al conjunto y bloque correspondiente suministrándolo al buffer de instrucciones (grupo de lectura) Objetivo: garantizar un suministro constante de instrucciones al procesador I caché
4 1 FALTA DE ALINEAMIENTO Un alineamiento incorrecto proviene de que Las instrucciones que forman el grupo superan la frontera. Conlleva dos accesos a la caché (son necesarios dos ciclos de reloj) I caché
5 1 FALTA DE ALINEAMIENTO Si no hay restricciones de alineamiento, se recurre a hardware adicional para realizar la extracción parcial de la unidad de lectura (I-caché) con las instrucciones desordenadas y se procede a la colocación mediante una red de alineamiento (multiplexores que conducen las instrucciones a su posición correcta dentro del grupo de lectura) a una red de desplazamiento (registros de desplazamiento)
6 1 FALTA DE ALINEAMIENTO Además puede haber fallos de lectura si el bloque no está en la caché En este caso, para minimizar el impacto Existen técnicas de prefetching o prelectura que disponen de una cola de prefetch a la que se va cuando hay fallo de lectura
7 2 ROTURA DE LA SECUENCIALIDAD Se produce cuando una de las instrucciones del grupo de lectura sea un salto incondicional o condicional efectivo Coste mínimo de la oportunidad perdida= (ancho de la segmentación) x (número de ciclos de penalización) Coste mínimo de oportunidad perdida=4*3 ciclos=12 ciclos
8 2 ROTURA DE LA SECUENCIALIDAD Solución: detección temprana de las instrucciones que cambian el flujo de instrucciones los saltos Comenzar el análisis antes de que se extraiga el grupo de lectura de la I-caché, colocando una pre-etapa de decodificación entre la I-caché y la L2 de caché (siguiente nivel de memoria)
9 3 TRATAMIENTO DE LOS SALTOS El problema de los saltos es Determinar si el salto es efectivo o no La dirección de salto El tratamiento debe hacerse en la misma IF (ETAPA DE LECTURA). Cuando en la etapa ID (ETAPA DE DECODIFICACIÓN) se confirma que hay un salto se puede mantener el tratamiento iniciado o proceder a su anulación Se trata de técnicas especulares que predicen la dirección de destino. Si a la salida de la unidad funcional de salto (etapa ejecución) el resultado real no coincide con la especulación, el hardware vaciará la segmentación de las instrucciones especuladas. Las predicciones estáticas son hechas por el compilador
10 4 ESTRATEGIAS DE PREDICCIÓN DINÁMICA Un salto es una instrucción cuya ejecución se repite con cierta frecuencia (comportamientos futuros basados en comportamientos pasados) Técnicas de predicción estáticas predicen 70-80% de los casos. Técnicas de predicción dinámicas predicen 80-95% de los casos. Incremento coste económico por complejidad del hardware Predicción=dirección destino+resultado (salto efectivo o no)
11 4.1 PREDICCIÓN DE LA DIRECCIÓN DE DESTINO DE SALTO MEDIANTE BTAC BTAC (Branch Target Address Cache) pequeña memoria caché asociativa se almacenan las direcciones de las instrucciones de saltos efectivos ya ejecutados (BIA) las direcciones de destino de esos saltos o BTAs Se accede en paralelo a la BTAC y a la I-Cache Si ninguna instrucción del grupo de lectura está en alguna BIA es porque no hay ninguna instrucción de salto efectivo o que nunca antes se había ejecutado BTAC
12 4.1 PREDICCIÓN DE LA DIRECCIÓN DE DESTINO DE SALTO MEDIANTE BTAC (INSTRUCCIÓN NO ESTÁ EN BTAC Y NO ES SALTO O ES SALTO PERO NO EFECTIVO )
13 4.1 PREDICCIÓN DE LA DIRECCIÓN DE DESTINO DE SALTO MEDIANTE BTAC (INSTRUCCIÓN NO ESTÁ EN BTAC PERO RESULTA SER SALTO EFECTIVO )
14 4.1 PREDICCIÓN DE LA DIRECCIÓN DE DESTINO DE SALTO MEDIANTE BTAC (SALTO EN BTAC Y FUE EFECTIVO, Y VUELVE A SERLO)
15 4.1 PREDICCIÓN DE LA DIRECCIÓN DE DESTINO DE SALTO MEDIANTE BTAC (SALTO EN BTAC Y FUE EFECTIVO, PERO AHORA NO)
16 4.1 PREDICCIÓN DE LA DIRECCIÓN DE DESTINO DE SALTO MEDIANTE BTAC Falsos positivos: la BTAC devuelve una dirección de destino pero en el grupo de lectura no hay ningún salto (saltos fantasmas o saltos en falso)-> desestimar la predicción de la BTAC Se pueden deber a que el campo BIA almacena solo una parte de la dirección (a distintas direcciones se les asocia la misma BIA) Si la longitud del BIA es igual a la longitud de las direcciones deja de haber falsos positivos.
17 4.1 BTIB Variante de BTAC-> BTIB. Almacena la instrucción de destino (BTI) y algunas posteriores (BTI+1, BTI+2 ) en vez de solo la dirección de salto efectivo BTA El BTIB entrega una secuencia de instrucciones al buffer de instrucciones
18 4.2 PREDICCIÓN DE LA DIRECCIÓN DE DESTINO DE SALTO MEDIANTE BTB CON HISTORIAL DE SALTO Junto con la dirección de destino predicha BTA BTB se almacena un conjunto de bits que representan el historial de efectividad del salto (BH) para decidir si la dirección de destino ha de ser utilizada o no.
19 4.2 PREDICCIÓN DE LA DIRECCIÓN DE DESTINO DE SALTO MEDIANTE BTB CON HISTORIAL DE SALTO predijo no efectivo y lo fue o al revés se actualiza el historial se vacía el cauce, se actualiza el historial, actualiza BTA (si fuera necesario) y se ejecuta instrucción indicada se limpia el cauce, se salta a la dirección obtenida, se añade al BTB
20 4.2 PREDICCIÓN DE LA DIRECCIÓN DE DESTINO DE SALTO MEDIANTE BTB CON HISTORIAL DE SALTO Ante un fallo en la memoria por falta de capacidad o por conflicto en la BTB Correspondencia directa: se sustituye la entrada Asociatividad: se descarta la entrada con menos potencial para mejorar el rendimiento LRU Menos efectiva según su historial de salto BTB
21 4.3 PREDICTOR DE SMITH O PREDICTOR BIMODAL Algoritmo de predicción dinámica de salto más sencillo Cada vez que un salto es invocado Se extrae el historial Se mira la predicción Se aplica Si el salto es efectivo, el contador se incrementa Si no es efectivo, el contador se decrementa Predictor de un bit Predictor de dos bits
22 Examen septiembre 2012
23 PREDICTOR DE SMITH 1 BIT Salto Predicción 1 E T 2 E T 3 E T 4 N T 5 N NT 6 E NT 7 E T 8 E T 9 N T 10 N NT Salto Predicción 11 E NT 12 E T 13 E T 14 N T 15 N NT TASA PREDICCIÓN total : 10/15=67%
24 PREDICTOR DE SMITH DE 2 BITS Salto Predicción Salto Predicción 1 E ST 11 E WN 2 E ST 12 E WT 3 E ST 13 E ST 4 N ST 14 N ST 5 N WT 15 N WT 6 E WN 7 E WT 8 E ST 9 N ST 10 N WT TASA PREDICCIÓN total : 7/15=47%
25 PREDICTOR DE DOS NIVELES PRIMER NIVEL DE INFORMACIÓN: Historial de los últimos saltos ejecutados (historial global) o de las últimas ejecuciones de un salto concreto (historial local) SEGUNDO NIVEL DE INFORMACIÓN: Combinación de primer nivel de información en combinación con un hash de la dirección de la instrucción de salto. Se usa para acceder a una tabla que almacena contadores de saturación que determinan el resultado final de la predicción.
26 4.4 PREDICTOR DE DOS NIVELES BASADO EN EL HISTORIAL GLOBAL Dispone de un registro de almacenamiento (BHR) que guarda los saltos más recientes (1 salto efectivo, 0 salto no efectivo). Funciona como una cola con el último resultado Los h bits del BHR se concatenan con m bits de la función hash sobre la dirección y se accede a la tabla de historial de patrones (PHT) Cada entrada tiene 2 bits (como Smith) Una vez evaluado el salto y conocido el resultado Se incrementa/decrementa el contador de la PHT Se actualiza el historial del BHR ejercicio 2.4
27 4.5 PREDICTOR DE DOS NIVELES BASADO EN EL HISTORIAL LOCAL Se dispone de una tabla con el historial de cada salto (BHT) que sustituye al registro BHR del predictor con historial global. 1. Se accede a la BHT con el hashing de la dirección de la instrucción (k bits) obteniendo h bits 2. Hashing de la dirección de la instrucción de salto (m bits) Evaluado el salto y conocido su resultado se actualiza la BHT y la PHT ejercicio 2.5
28 4.6 PREDICTOR DE DOS NIVELES DE ÍNDICE COMPARTIDO GSHARE VARIANTE DEL PREDICTOR DE DOS NIVELES DE HISTORIAL GLOBAL En vez de concatenar los m bits de la función hash con los h del BHR (registro de almacenamiento con los saltos más recientes) se realiza la función XOR con los h bits superiores ejercicio 2.6
29 4.7 PREDICTORES HÍBRIDOS Se recurre a dos predictores y un selector decide cual de las dos predicciones hay que utilizar. PowerPC 970 usa un predictor bimodal, un predictor gshare y un selector. ejercicio 2.7 selector
30 5 PILA DE DIRECCIÓN DE RETORNO Validar una predicción de una instrucción Comprobar el resultado del salto Comprobar si la dirección de destino predicha coincide con la dirección de destino real La instrucción de retorno de subrutina produce elevada tasa de fallos pues la dirección de destino depende del lugar desde el que fue llamada la subrutina. No hay predicciones correctas de la BTB PILA DE DIRECCIONES DE RETORNO (RAS) O BUFFER DE PILA DE RETORNOS (RSB) Se accede a la BTB Se especula el resultado del salto Se almacena en la RAS la dirección de la instrucción siguiente al salto
31 6 TRATAMIENTO DE LOS ERRORES EN LA PREDICCIÓN DE LOS SALTOS Recuperación de la secuencia correcta: deshacer el procesamiento de las instrucciones incorrectamente ejecutadas por una ejecución especulativa
32 validación 6 TRATAMIENTO DE LOS ERRORES EN LA PREDICCIÓN DE LOS SALTOS ETIQUETAR LAS INSTRUCCIONES (conoceremos si una instrucción especulada proviene de otra instrucción especulada) ETIQUETA ESPECULATIVA 1 bits (instrucción especulada) Más bits->nivel de especulación ETIQUETA DE VALIDEZ Indica si la instrucción debe o no terminarse especulación invalidación y recuperación
6. PROCESADORES SUPERESCALARES Y VLIW
6. PROCESADORES SUPERESCALARES Y VLIW 1 PROCESADORES SUPERESCALARES Y VLIW 1. Introducción 2. El modelo VLIW 3. El cauce superescalar 4. Superescalar con algoritmo de Tomasulo 2 PROCESADORES SUPERESCALARES
Más detallesTema 11. Riesgos de control y predicción de saltos
Tema 11. Riesgos de control y predicción de saltos Organización de Computadores LUIS ENRIQUE MORENO LORENTE RAÚL PÉRULA MARTÍNEZ ALBERTO BRUNETE GONZALEZ DOMINGO MIGUEL GUINEA GARCIA ALEGRE CESAR AUGUSTO
Más detallesCentro Asociado Palma de Mallorca. Tutor: Antonio Rivero Cuesta
Centro Asociado Palma de Mallorca Exámenes Ingeniería Computadores II Tutor: Antonio Rivero Cuesta Exámenes TEMA 1 Centro Asociado Palma de Mallorca Tutor: Antonio Rivero Cuesta Un procesador sin segmentación
Más detallesMemoria. Organización de memorias estáticas.
Memoria 1 Memoria Organización de memorias estáticas. 2 Memoria En memoria físicas con bus de datos sea bidireccional. 3 Memoria Decodificación en dos niveles. 4 Necesidad de cantidades ilimitadas de memoria
Más detallesAutor: Longinos Recuero Bustos
Actividad 1.1 Autor: Longinos Recuero Bustos Suponiendo que se aplica una mejora a una máquina de tal forma que el rendimiento es 20 veces superior al que tenía y considerando que la mejora únicamente
Más detallesUnidad 4 - Procesamiento paralelo. Arquitectura de computadoras. D o c e n t e : E r n e s t o L e a l. E q u i p o : J e s s i c a F i e r r o
Unidad 4 - Procesamiento paralelo. D o c e n t e : E r n e s t o L e a l E q u i p o : J e s s i c a F i e r r o L u i s N a v e j a s Arquitectura de computadoras Introducción Cuestionario Conclusiones
Más detallesADMINISTRACION DE LA MEMORIA. En memoria 1 solo proceso Desventajas:
ADMINISTRACION DE LA MEMORIA Función del Administrador de Memoria Registra qué parte de memoria está libre y ocupada Asigna y libera espacio en memoria a los procesos Administra el intercambio entre la
Más detallesIntroducción a la arquitectura de computadores
Introducción a la arquitectura de computadores Departamento de Arquitectura de Computadores Arquitectura de computadores Se refiere a los atributos visibles por el programador que trabaja en lenguaje máquina
Más detallesOrganización lógica Identificación de bloque
Cómo se encuentra un bloque si está en el nivel superior? La dirección se descompone en varios campos: Etiqueta (tag): se utiliza para comparar la dirección requerida por la CPU con aquellos bloques que
Más detallesCPU MEMORIAS CACHE. Memorias caché. Memoria caché = memoria de tamaño pequeño y acceso rápido situada entre la CPU y la memoria principal.
MEMORIAS CACHE Memoria caché = memoria de tamaño pequeño y acceso rápido situada entre la CPU y la memoria principal. Tiempo ciclo memoria > tiempo de ciclo del procesador la CPU debe esperar a la memoria
Más detallesTEMA II: ALMACENAMIENTO DE LA INFORMACIÓN
CUESTIONES A TRATAR: Existe un tipo único tipo de memoria en un determinado computador? Todas las memorias de un computador tienen la misma función?. Qué es la memoria interna de un computador? Por qué
Más detallesExplotación del paralelismo a nivel de instrucción
Explotación del paralelismo a nivel de instrucción Arquitectura de Computadores J. Daniel García Sánchez (coordinador) David Expósito Singh Javier García Blas Óscar Pérez Alonso J. Manuel Pérez Lobato
Más detallesTema 2: Lenguaje máquina. La interfaz entre el hardware y el software
Tema 2: Lenguaje máquina La interfaz entre el hardware y el software 1 Índice Introducción. Formatos de Instrucción. Modos de Direccionamiento. Ortogonalidad y Regularidad. Frecuencia de Utilización de
Más detallesPredicción Dinámica - 1. Arquitectura de Computadores
Para conseguir el rendimiento óptimo de una instrucción por ciclo, otro de los obstáculos que nos encontramos es el de las dependencias de control, esencialmente, los saltos. Ya vimos que hay soluciones
Más detallesPIPELINING: Antes de adentrarnos en el tema, veremos una analogía de un pipeline:
PIPELINING: Antes de adentrarnos en el tema, veremos una analogía de un pipeline: Observemos que la técnica de Pipelining no mejora el tiempo de cada tarea, sino el tiempo de toda la carga de trabajo.
Más detallesSistema Operativo. Repaso de Estructura de Computadores. Componentes Hardware. Elementos Básicos
Sistema Operativo Repaso de Estructura de Computadores Capítulo 1 Explota los recursos hardware de uno o más procesadores Proporciona un conjunto de servicios a los usuarios del sistema Gestiona la memoria
Más detallesParalelismo en monoprocesadores. Procesadores Superescalares
Paralelismo en monoprocesadores Procesadores Superescalares Profesor: Mag. Marcelo Tosini Cátedra: Arquitectura de Computadoras y técnicas Digitales Carrera: Ingeniería de Sistemas Ciclo: 4º año 1 Procesadores
Más detallesVelocidades Típicas de transferencia en Dispositivos I/O
Entradas Salidas Velocidades Típicas de transferencia en Dispositivos I/O Entradas/Salidas: Problemas Amplia variedad de periféricos Entrega de diferentes cantidades de datos Diferentes velocidades Variedad
Más detallesArquitectura de Computadores II Clase #7
Arquitectura de Computadores II Clase #7 Facultad de Ingeniería Universidad de la República Instituto de Computación Curso 2010 Veremos Memoria virtual 1 Recordemos: Jerarquía de Memoria Registros Instr.
Más detallesTema 3 SUBRUTINAS. Estructura de Computadores OCW_2015 Nekane Azkona Estefanía
Tema 3 SUBRUTINAS ÍNDICE Definición e instrucciones básicas Soporte para el tratamiento de subrutinas (ejecución de la subrutina y gestión del bloque de activación) Interrupciones vs llamadas a procedimiento
Más detallesIntroducción a los procesadores ILP (Instruction-Level Parallel)
Introducción a los procesadores ILP (Instruction-Level Parallel) Herramientas básicas para conseguir paralelismo entre instrucciones: Encauzamiento (pipelining) Se usa en todo procesador ILP Utilizar varias
Más detallesOrganización del Computador 1 Memoria Cache
Organización del Computador 1 Memoria Cache Departamento de Computación Facultad de Ciencias Exactas y Naturales Universidad de Buenos Aires 2011 Memorias: Evolución Memoria cache Pioneros: Maurice Wilkes
Más detallesTEMA 2: PARALELISMO INTERNO EN SISTEMAS COMPUTADORES SEGMENTACION
SEGMENTACION SEGMENTACION SEGMENTACION I I I I I 1 2 3 4 5 IF ID EX MEM WB IF ID EX MEM WB IF ID EX MEM WB IF ID EX MEM WB IF ID EX MEM WB SEGMENTACION INTRODUCIR NUEVA INSTRUCCIÓN CADA CICLO 1 CICLO,
Más detallesMemoria Virtual. Memoria Virtual
Memoria Virtual DISEÑO DE SISTEMAS DIGITALES EL-3310 I SEMESTRE 2008 Memoria Virtual Define la relación entre memoria principal y memoria secundaria Permite crear la ilusión de una memoria principal de
Más detallesArquitectura de Computadores II Clase #7
Arquitectura de Computadores II Clase #7 Facultad de Ingeniería Universidad de la República Instituto de Computación Curso 2009 Veremos Memoria virtual Resumen de ideas para mejorar performance 1 Recordemos:
Más detallesModelos de Programación Paralela Prof. Gilberto Díaz
Universisdad de Los Andes Facultad de Ingeniería Escuela de Sistemas Modelos de Programación Paralela Prof. Gilberto Díaz gilberto@ula.ve Departamento de Computación, Escuela de Sistemas, Facultad de Ingeniería
Más detallesFUNCIONAMIENTO DEL ORDENADOR
FUNCIONAMIENTO DEL ORDENADOR COMPUTACIÓN E INFORMÁTICA Datos de entrada Dispositivos de Entrada ORDENADOR PROGRAMA Datos de salida Dispositivos de Salida LOS ORDENADORES FUNCIONAN CON PROGRAMAS Los ordenadores
Más detallesMemoria Virtual. Departamento de Arquitectura de Computadores
Memoria Virtual Departamento de Arquitectura de Computadores Índice Introducción. Conceptos básicos Características de los sistemas de memoria Jerarquías de memoria Memoria Principal Características físicas
Más detallesMEMORIA EJERCICIO 1 EJERCICIO 2
MEMORIA EJERCICIO 1 Determinar el mapa de memoria de un procesador con 16 señales de bus de direcciones, una señal de asentimiento de bus de direcciones AS, una señal de lectura R, otra de escritura W
Más detallesPlataformas de soporte computacional: arquitecturas avanzadas,
Plataformas de soporte computacional: arquitecturas avanzadas, sesión 2 Diego. Llanos, Belén Palop Departamento de Informática Universidad de Valladolid {diego,b.palop}@infor.uva.es Índice 1. Segmentación
Más detallesMemoria Cache. Departamento de Arquitectura de Computadores
Memoria Cache Departamento de Arquitectura de Computadores Índice Introducción. Conceptos básicos Características de los sistemas de memoria Jerarquías de memoria Memoria Principal Características físicas
Más detallesClase Práctica Memoria Caché
Organización del Computador 1 Facultad de Ciencias Exactas y Naturales Universidad de Buenos Aires 1 de Junio de 2010 Clase Práctica Memoria Caché Qué es la memoria caché? En el sentido general, un caché
Más detallesEjercicios de jerarquía de memoria
Ejercicios de jerarquía de memoria J. Daniel García Sánchez (coordinador) David Expósito Singh Javier García Blas Óscar Pérez Alonso J. Manuel Pérez Lobato Arquitectura de Computadores Grupo ARCOS Departamento
Más detallesOrganización del Computador I. Memoria Cache. Autor: Alejandro Furfaro
Organización del Computador I Memoria Cache Autor: Alejandro Furfaro - 2006 1 Memorias: Evolución Pioneros: Maurcice Wilkes con la primer memoria de tanque de mercurio para la computadora EDSAC. 2 bytes:
Más detallesFecha de Introducción. Velocidad de reloj. Anchura del bus. Número de transistores. (microns) Memoria direccionable.
Los Microprocesadores MIA José Rafael Rojano Cáceres Arquitectura de Computadoras I Fecha de Introducción Velocidad de reloj Anchura del bus Número de transistores (microns) Memoria direccionable Evolución
Más detallesSistema electrónico digital (binario) que procesa datos siguiendo unas instrucciones almacenadas en su memoria
1.2. Jerarquía de niveles de un computador Qué es un computador? Sistema electrónico digital (binario) que procesa datos siguiendo unas instrucciones almacenadas en su memoria Es un sistema tan complejo
Más detalles1.1. Modelos de arquitecturas de cómputo: clásicas, segmentadas, de multiprocesamiento.
1.1. Modelos de arquitecturas de cómputo: clásicas, segmentadas, de multiprocesamiento. Arquitecturas Clásicas. Estas arquitecturas se desarrollaron en las primeras computadoras electromecánicas y de tubos
Más detallesGestión de la Memoria y Memoria Virtual
Universidad de Concepci ón Facultad de Ingeniería Departamento de Ingenier ía Informática y Ciencias de la Computación Magíster en Ciencias de la Computaci ón Gestión de la Memoria y Memoria Virtual Andrés
Más detallesProcesadores superescalares. Introducción
Procesadores superescalares Introducción Introducción El término superescalar (superscalar) fue acuñado a fines de los 80s. Todas las CPUs modernas son superescalares. Es un desarrollo de la arquitectura
Más detallesArquitectura de Computadores. Tema 4 PROCESADORES SEGMENTADOS
Arquitectura de Computadores Tema 4 PROCESADORES SEGMENTADOS 1. Arquitecturas RISC y CISC. 2. Unidad de Control monociclo y multiciclo. 3. Segmentación. 3.1. Ruta de datos del MIPS R2000. 3.2. Control
Más detallesCompiladores: Generación de Código. Pontificia Universidad Javeriana Cali Ingeniería de Sistemas y Computación Prof. María Constanza Pabón
Compiladores: Generación de Código Pontificia Universidad Javeriana Cali Ingeniería de Sistemas y Computación Prof. María Constanza Pabón Generación de Código Representación Intermedia Tabla de Símbolos
Más detallesArquitectura (Procesador familia 80 x 86 )
Arquitectura (Procesador familia 80 x 86 ) Diseño de operación Basada en la arquitectura Von Newman Memoria CPU asignadas direcciones I / O BUS: Es un canal de comunicaciones Bus de direcciones: Contiene
Más detallesConceptos de Arquitectura de Computadoras Curso 2015
PRACTICA 1 Assembly, Instrucciones, Programas, Subrutinas y Simulador MSX88 Objetivos: que el alumno Domine las instrucciones básicas del lenguaje assembly del MSX88. Utilice los diferentes modos de direccionamiento.
Más detallesPipeline (Segmentación)
Pipeline (Segmentación) Segmentación (Pipeline) Es una técnica de implementación por medio de la cual se puede traslapar la ejecución de instrucciones. En la actualidad la segmentación es una de las tecnologías
Más detallesTema 6 (II) Jerarquía de Memoria
Tema 6 (II) Jerarquía de Memoria Grupo ARCOS Estructura de Computadores Grado en Ingeniería Informática Universidad Carlos III de Madrid Contenidos 1. Memoria cache Introducción: Acceso a bloque y principio
Más detallesESCUELA DE INGENIERIA Informática Y Sistemas
ESCUELA DE INGENIERIA Informática Y Sistemas ASIGNATURA SISTEMAS OPERATIVOS CODIGO ST0257 SEMESTRE 2013-2 INTENSIDAD HORARIA 64 horas semestral CARACTERÍSTICAS Suficientable CRÉDITOS 4 1. JUSTIFICACIÓN
Más detallesINDICE 1. Introducción: Archivos y Estructuras de Archivos 2. Operaciones Fundamentales para el Procesamiento de Archivos
INDICE 1. Introducción: Archivos y Estructuras de Archivos 1.1. Almacenamiento primario y secundario 2 1.2. Nada es gratis 3 1.3. Archivos 5 1.4. Estructuras de archivos versus estructuras de datos 6 1.5.
Más detallesTema 4 (II) El procesador
Tema 4 (II) El procesador Grupo ARCOS Estructura de Computadores Grado en Ingeniería Informática Universidad Carlos III de Madrid Contenidos 1. Técnicas de control 1. Lógica cableada 2. Lógica almacenada
Más detallesTEMA 11: MEJORA DE LAS PRESTACIONES DE LAS CACHE.
TEMA 11: MEJORA DE LAS PRESTACIONES DE LAS CACHE. 1. Introducción. 2. Mejora de la penalización por fallo. 3. Mejora de la tasa de fallos. 4. Mejora de la tasa de fallos y penalización por fallo mediante
Más detallesUNIDAD 5: Mejora del rendimiento con la segmentación.
UNIDAD 5: Mejora del rendimiento con la segmentación. 5.1 Un resumen de segmentación La segmentación (pipelining) es una técnica de implementación por la cual se solapa la ejecución de múltiples instrucciones.
Más detallesJerarquía de memoria - Motivación
Jerarquía de memoria - Motivación Idealmente uno podría desear una capacidad de memoria infinitamente grande, tal que cualquier. palabra podría estar inmediatamente disponible Estamos forzados a reconocer
Más detallesIntroducción a la Computación. Capítulo 10 Repertorio de instrucciones: Características y Funciones
Introducción a la Computación Capítulo 10 Repertorio de instrucciones: Características y Funciones Que es un set de instrucciones? La colección completa de instrucciones que interpreta una CPU Código máquina
Más detallesObjetivos. Objetivos. Arquitectura de Computadores. R.Mitnik
Objetivos Objetivos Arquitecturas von Neumann Otras Unidad Central de Procesamiento (CPU) Responsabilidades Requisitos Partes de una CPU ALU Control & Decode Registros Electrónica y buses 2 Índice Capítulo
Más detallesOrganización del Computador I Verano. Memoria Virtual Basado en el capítulo 5 del libro de Patterson y Hennessy
Organización del Computador I Verano Memoria Virtual Basado en el capítulo 5 del libro de Patterson y Hennessy Verano 204 Profesora Borensztejn Memoria Virtual Memoria Virtual es la técnica que permite
Más detallesOrganización de computadoras. Clase 4. Universidad Nacional de Quilmes. Lic. Martínez Federico
Organización de computadoras Clase 4 Universidad Nacional de Quilmes Lic. Martínez Federico Memoria: Organización Lectura Escritura Direcciones Qué pasó? Qué pasó? Memoria: Organización Lectura Escritura
Más detallesFUNDAMENTOS DE COMPUTADORES 18 de junio de Examen parcial del 2º cuatrimestre.
FUNDAMENTOS DE COMPUTADORES 18 de junio de 2014. Examen parcial del 2º cuatrimestre. Nombre DNI Apellidos Grupo Ejercicio 1 (2.5 puntos) Para el computador MIPS estudiado en clase, responder a las siguientes
Más detallesArquitectura de Computadores II Clase #16
Arquitectura de Computadores II Clase #16 Facultad de Ingeniería Universidad de la República Instituto de Computación Curso 2010 Organización general Superescalar Varios pipelines. 2 operaciones enteras,
Más detallesArquitectura de Computadores. Apellidos, Nombre:
No se considerarán como válidas las respuestas en las que no se justifiquen los cálculos realizados No se permite el uso de ningún tipo de documentación, ni de calculadora Sólo existe una única opción
Más detallesArquitectura Segmentada: Conceptos básicosb
Arquitectura Segmentada: Conceptos básicosb Diseño de Sistemas Digitales EL-3310 I SEMESTRE 2008 4 ARQUITECTURA SEGMENTADA (PIPELINING) (4 SEMANAS) 4.1 Conceptos básicos de la arquitectura segmentada Paralelismo
Más detallesCICLOS DEL PROCESADOR
UNIDAD DE CONTROL CICLOS DEL PROCESADOR Qué es un ciclo de búsqueda? Para qué sirve estudiar los ciclos de instrucción de una CPU? Para comprender el funcionamiento de la ejecución de instrucciones del
Más detallesArquitectura t de Computadores Clase 10: Diseño del microprocesador monociclo pt.2
Arquitectura t de Computadores Clase 10: Diseño del microprocesador monociclo pt.2 Departamento de Ingeniería de Sistemas Universidad id d de Antioquia i 2011 2 Unidad de control principal Mediante el
Más detallesArea Académica: Sistemas Computacionales. Tema: Elementos de diseño de memoria caché
Area Académica: Sistemas Computacionales Tema: Elementos de diseño de memoria caché Profesor: Raúl Hernández Palacios Periodo: 2011 Keywords: Memory, cache memory. Tema: Elementos de diseño de memoria
Más detallesFundamentos de Hardware: Arquitectura de un ordenador
Fundamentos de Hardware: Arquitectura de un ordenador Jesús Moreno León Alberto Molina Coballes jesus.moreno.edu @juntadeandalucia.es Septiembre 2011 Estas diapositivas son una obra derivada de las transparencias
Más detallesLOS procesadores, los cuales son capaces de leer
Plataforma de Comparación para la Predicción Dinámica de Saltos en Hardware FPGA Amilcar Arfel Molina Díaz Resumen Los cambios en el flujo de ejecución de un programa (dependencias de control) suponen
Más detallesQué es Pipelining? Es una técnica de implementación en la que se superpone la ejecución de varias instrucciones.
Qué es Pipelining? Es una técnica de implementación en la que se superpone la ejecución de varias instrucciones. Aprovecha el paralelismo entre instrucciones en una corriente secuencial de instrucciones.
Más detallesExamen de Estructura de Computadores ( ) Solución teoría
Eamen de Estructura de Computadores (--) teoría ) Calcula las funciones de selección que determinan la ubicación de una ROM de K a partir de la dirección (CSrom), una RAM de 8K a partir de la dirección
Más detallesLECCIÓN 14: DISEÑO DE COMPUTADORES MEDIANTE MICROPROGRAMACION
ESTRUCTURA DE COMPUTADORES Pag. 14.1 LECCIÓN 14: DISEÑO DE COMPUTADORES MEDIANTE MICROPROGRAMACION 1. Introducción Vamos a aplicar las ideas de microprogramación al caso de un minicomputador similar al
Más detallesArquitectura NetBurst: Pentium 4. José Ignacio Gómez Pérez
Arquitectura NetBurst: Pentium 4 José Ignacio Gómez Pérez 1. Introducción Tras varios años sin aportar nada nuevo al mundo de la micro-arquitectura, Intel da un gran paso hacia delante con la presentación
Más detallesInstrucciones de Control de Flujo y Usos de la Pila
1 Instrucciones de Control de Flujo y Usos de la Pila Objetivos Generales Facultad: Estudios Tecnologicos. Escuela: Electrónica Asignatura: Microprocesadores Analizar la forma en que se ejecutan algunas
Más detallesEntrada y Salida! EC-2721 Arquitectura del Computador I! Entradas/Salidas: Problemas. Entradas salidas: Criterios. Amplia variedad de periféricos!
Entrada y Salida Velocidades de transferencia típicas en Dispositivos I/O EC-2721 Arquitectura del Computador I William Stallings, Computer Organization and Architecture, Cap. 7 Universidad Simón Bolívar
Más detallesOrganización del Computador. Memorias
Organización del Computador Memorias Jerarquía de las memorias Jerarquía de memorias en un Pentium Métricas de las memorias Capacidad de almacenamiento: en bytes o múltiplos (kb, MB, TB) Tiempo de acceso:
Más detallesEl nivel ISA (II)! Conjunto de Instrucciones
El nivel ISA (II) Conjunto de Instrucciones EC-2721 Arquitectura del Computador I Que es un Conjunto de Instrucciones? Colección completa de instrucciones comprendida por un procesador Lenguaje de máquina
Más detallesTarea 4.2 Memoria Virtual
1 Tarea 4.2 1. Cuál es la diferencia entre paginación simple y paginación en memoria virtual? En memoria virtual no es necesario que todas las páginas estén en marcos de la memoria principal. Las páginas
Más detalles202 PROBLEMAS DE ARQUITECTURA DE COMPUTADORES
202 PROBLEMAS DE ARQUITECTURA DE COMPUTADORES César Represa Pérez Carmen Rodríguez Clavería Nº de Asiento Registral 00/2013/1733 Burgos, 2013 202 Problemas de Arquitectura de Computadores 2º G.I.I 202
Más detallesTEMA 9. SISTEMAS OPERATIVOS DISTRIBUIDOS
TEMA 9. SISTEMAS OPERATIVOS DISTRIBUIDOS Introducción Hardware Software Aspectos de diseño 1 Introducción Aparecen en los 80 Desarrollo de Microprocesadores LAN Sistemas Distribuidos: Gran nº de procesadores
Más detallesTEMA 4. ARQUITECTURA IA-64
TEMA 4. ARQUITECTURA IA-64 Stalling, W.Computer Organization and Architecture cap. 15 Intel IA-64 Architecture Software Developer s Manual Generalidades IA-64 Desarrollo conjunto Intel-HP Nueva arquitectura
Más detallesQué es un programa informático?
Qué es un programa informático? Un programa informático es una serie de comandos ejecutados por el equipo. Sin embargo, el equipo sólo es capaz de procesar elementos binarios, es decir, una serie de 0s
Más detallesTema 3. Operaciones aritméticas y lógicas
Tema 3. Operaciones aritméticas y lógicas Estructura de Computadores I. T. Informática de Gestión / Sistemas Curso 2008-2009 Transparencia: 2 / 28 Índice Operaciones lógicas: OR, AND, XOR y NOT Operaciones
Más detallesProgramcaión Básica. Secuencias de Control y Repetición. Arturo Vega González.
Programación Básica Arturo Vega González a.vega@ugto.mx Division de Ciencias e Ingenierías Universidad de Guanajuato Campus León Sesión 5 Universidad de Guanajuato, DCI, Campus León 1 / 31 Universidad
Más detallesRommel García Hernández Universidad del Istmo Ciudad Universitaria S/N Sto. Domingo Tehuantepec Oaxaca, México
Procesador MIPS de 32 bits como herramienta educativa con implementación de técnicas de resolución de saltos Claudia Cruz Martinez claudia.c.mtz@gmail.com Aline Ramírez Jaramillo aramirezj0200@yahoo.com.mx
Más detallesEjercicios de Arquitectura de Computadoras
Ejercicios Arquitectura Computadoras José Garzía 9 En este tipo ejercicios bemos tener siempre presentes estas tres ecuaciones: MP ( en Memoria Principal ) Cantidad en la Memoria Principal por Cantidad
Más detallesS320120 MAXSONAR EZ1 SENSOR DE DISTANCIAS POR ULTRASONIDOS Información técnica Sensor de distancias por ultrasonido de alto rendimiento MaxSonar-EZ1 A 0,785 19,9 mm F 0,519 12,6 mm B 0,870 21,1 mm G 0,124
Más detallesGESTION DE ENTRADA Y SALIDA
Dispositivos de salida (impresora, monitor,...) Unidad principal (UCP, registros, memoria RAM, entrada/salida ( discos internos, red,...)) Dispositivos de entrada (teclado, ratón, lápiz óptico,...) Dispositivos
Más detallesProcesadores Superescalares: Paralelismo Implícito a Nivel de Instrucción
Tema 7 Procesadores Superescalares: Paralelismo Implícito a Nivel de Instrucción Se denomina arquitectura superescalar a aquella implementación capaz de ejecutar más de una instrucción por ciclo de reloj.
Más detallesTema 11. Soporte del Sistema Operativo 11.1. REQUERIMIENTOS DE LOS SISTEMAS OPERATIVOS. 11.1.1. MULTIPROGRAMACIÓN.
Tema 11 Soporte del Sistema Operativo 11.1. REQUERIMIENTOS DE LOS SISTEMAS OPERATIVOS. El sistema operativo es básicamente un programa que controla los recursos del computador, proporciona servicios a
Más detallesEntorno de Ejecución del Procesador Intel Pentium
Arquitectura de Ordenadores Arquitectura del Procesador Intel Pentium Abelardo Pardo abel@it.uc3m.es Universidad Carlos III de Madrid Departamento de Ingeniería Telemática Entorno de Ejecución del Procesador
Más detallesIngeniería de Computadores I Primera Actividad Calificable
Ingeniería de Computadores I Primera Actividad Calificable www.matesfacil.com 31/03/2016 1 ÍNDICE ÍNDICE Índice 1. Problema 1 3 1.1. Enunciado............................................. 3 1.2. Solución..............................................
Más detallesSimulador de Técnicas de Predicción Dinámicas
XV JORNADAS DE PARALELISMO ALMERÍA, SEPTIEMBRE 2004 1 Simulador de Técnicas de Predicción Dinámicas Vicente Arnau y Rubén Avendaño Resumen Hemos desarrollado un simulador gráfico de técnicas de predicción
Más detallesEstructuras de Almacenamiento RAID RAID. Nivel FísicoF. Índice. Requisitos Almacenamiento. Nivel Lógico Modelo Entidad-Relación y Modelo Relacional
Estructuras de Almacenamiento Nivel FísicoF Nivel Lógico Modelo Entidad-Relación y Modelo Relacional El nivel en el que se deben mover los usuario es el nivel lógico El objetivo de un sistema de bases
Más detallesMICROPROCESADOR. Multiciclo
MICROPROCESADOR Multiciclo Ejemplo Tiempos de operación. Unidades de memoria: 10 ns. Alu y sumadores: 10 ns Archivo de registros (lectura y escritura): 5 ns. Suponiendo que los multiplexores, unidad de
Más detallesUNIDAD 4: El procesador: Camino de los datos y Control.
UNIDAD 4: El procesador: Camino de los datos y Control. 4.1 Introducción El rendimiento de una máquina depende de tres factores clave: Conteo de Instrucciones, tiempo del ciclo de reloj y ciclos de reloj
Más detallesEs un conjunto de palabras y símbolos que permiten al usuario generar comandos e instrucciones para que la computadora los ejecute.
Los problemas que se plantean en la vida diaria suelen ser resueltos mediante el uso de la capacidad intelectual y la habilidad manual del ser humano. La utilización de la computadora en la resolución
Más detallesProcesadores Superescalares: Paralelismo Explícito a Nivel de Instrucción
Tema 8 Procesadores Superescalares: Paralelismo Explícito a Nivel de Instrucción IA-64 es una arquitectura de 64 bits desarrollada conjuntamente por Intel y HP (Hewlett- Packard). Está basado en una tecnología
Más detallesTema: Microprocesadores
Universidad Nacional de Ingeniería Arquitectura de Maquinas I Unidad I: Introducción a los Microprocesadores y Microcontroladores. Tema: Microprocesadores Arq. de Computadora I Ing. Carlos Ortega H. 1
Más detallesVelocidades Típicas de transferencia en Dispositivos I/O
Entradas Salidas Velocidades Típicas de transferencia en Dispositivos I/O Entradas/Salidas: Problemas Amplia variedad de periféricos Entrega de diferentes cantidades de datos Diferentes velocidades Variedad
Más detalles3 - Arquitectura interna de un up
cei@upm.es 3 - Arquitectura interna un up Componentes básicos Lenguaje ensamblador y código máquina Ciclo básico ejecución una instrucción Algunos ejemplos Universidad Politécnica Madrid Componentes básicos
Más detallesIntroducción a los Sistemas Operativos
Introducción a los Sistemas Operativos Pedro Corcuera Dpto. Matemática Aplicada y Ciencias de la Computación Universidad de Cantabria corcuerp@unican.es 1 Índice General Conceptos sobre ordenadores Concepto
Más detallesFundamentos de Computadores. Tema 5. Circuitos Aritméticos
Fundamentos de Computadores Tema 5 Circuitos Aritméticos OBJETIVOS Conceptuales: Suma y resta binaria Implementaciones hardware/software Circuito sumador y semi-sumador básico Sumadores/restadores de n
Más detallesQuinta tarea: Existen varias versiones del 80486:
Quinta tarea: Los primeros procesadores utilizados en los PC fueron los procesadores 8088 y 8086. Sus principales diferencias con el 80286 es que el segundo permite multitarea, tenía una velocidad de reloj
Más detallesSeñal de petición de Interrupción
Consideren una tarea que require tomar caracteres desde un teclado y mostrarlos en la pantalla de un monitor. La tasa de transferencia desde un teclado a un computador está limitado por la velocidad del
Más detalles