Interface paralelo programable 8255.

Transcripción

1 Interface paralelo programable

2 Comunicaciones paralelo. CARACTERÍSTICAS Transferencia simultánea de bits por líneas separadas Ventaja: frecuencias de transmisión mayores Desventaja: el coste de las líneas cortas distancias 2

3 Interface paralelo programable CARACTERÍSTICAS 3 Puertos de E/S. 2 de tamaño byte. 1 de tamaño, 2x4 bits con control bit a bit. Disposición de los puertos como entradas, como salidas o bidireccionales. Líneas de protocolo. 3

4 Diagrama de bloques CONTROL PUERTO A (GRUPO A) PA7-PA0 GRUPO A PUERTO C parte alta PC7-PC4 (GRUPO A) BUS DE DATOS BUFFER D7-D0 BUS DE DATOS BUS DE DATOS INTERNO (8 bits) PUERTO C parte baja PC3-PC0 (GRUPO B) RD WR A1 A0 LÓGICA DE CONTROL DE LECTURA CONTROL GRUPO B PUERTO B (GRUPO B) PB7-PB0 RESET ESCRITURA CS Diagrama de bloques del

5 Direcciones A1 A0 PUERTO 0 0 A 0 1 B 1 0 C 1 1 CONTROL Registro de control. GRUPO A GRUPO B 1 D6 D5 D4 D3 D2 D1 D0 00 modo 0 01 modo 1 1X modo 2 MODO PUERTO C (bajo) 1 entrada 0 salida 1 entrada 0 salida PUERTO A PUERTO B 1 entrada 0 salida 1 entrada 0 salida PUERTO C (alto) MODO 0 modo 0 1 modo 1 5

6 Palabra de control de bit. Escritura en la dirección con control con D7 = 0 Se utiliza para poner a 1 ó 0 los bits del PUERTO C. D/ D6 D5 D4 D3 D2 D1 D0 L2 L1 L0 0/1 Los bits D1 a D3 dan el número del bit que se debe modificar El bit D0 indica si tiene que ser un 1 o un 0. 6

7 Modos de operación. Modo 0: Operación simple de E/S sin protocolo. PUERTO A (8 bits) controlado por D4. PUERTO B (8 bits) controlado por D1. PUERTO C alto (4 bits) controlado por D3. PUERTO C bajo (4 bits) controlado por D0. 7

8 Cronograma modo 0. MODO 0 (ENTRADA) RD ENTRADA DATO CS, A1, A0 D - D 7 0 DATO MODO 0 (SALIDA) WR D - D 7 0 DATO CS, A1, A0 SALIDA DATO Cronograma del modo 0 8

9 Modo 1: Entrada/Salido con protocolo. PUERTO A (8 bits) controlado por D4. PUERTO B (8 bits) controlado por D1. PUERTO C señales de protocolo. Señales de protocolo: Entrada: STBA (Strobe input) Un 0 en esta línea de entrada al 8255 carga un dato en el latch del PUERTO A. IBFA (Input buffer full) Un 1 en esta línea de salida indica que el dato ha sido cargado en el latch. IBF se hace 1 cuando STB es 0 y se hace 0 con el flanco de subida de la señal RD, es decir, cuando la CPU ha leído el dato. 9

10 Salida: OBFA (Output buffer full) Esta línea de salida será 0 para indicar que la CPU ha puesto un dato en el PUERTO A y que este debe ser recogido por el dispositivo exterior. OBF será 0 con el flanco de subida de la señal WR y se hará 1 cuando la señal de entrada ACK sea 0. ACK A (Acknowledge input) Un 0 en esta entrada informa al 8255 de que los datos del PUERTO A han sido leídos. Esencialmente es una respuesta del dispositivo periférico indicando que ha sido recibido el dato enviado por la CPU. Interrupción: Para entradas INTRA es 1 cuando STBA es 1, IBFA es 1 e INTEA es 1. Para salidas INTRA es 1 cuando ACKA es 1, OBFA es 1 e INTEA es 1. 10

11 Puerto A en modo 1. PUERTO A (entrada) PUERTO A (salida) PUERTO A PUERTO A INTE A PC4 STB A INTE A PC6 ACK A PC5 IBF A PC7 OBF A PC3 INTR A PC3 INTR A PC6, PC7 E/S PC4, PC5 E/S INTE A = PC4 INTE A = PC6 Puerto A en modo 1. 11

12 Puerto B en modo 1. PUERTO B (entrada) PUERTO B (salida) PUERTO B PUERTO B INTE B PC2 STB B INTE B PC2 ACK B PC1 IBF B PC1 OBF B PC0 INTR B PC0 INTR B INTE B = PC2 INTE B = PC2 Puerto B en modo 1. 12

13 Lectura del PUERTO C En MODO 1. Entrada: PC7 PC6 PC5 PC4 PC3 PC2 PC1 PC0 E/S E/S IBFA INTEA INTRA INTEB IBFB INTRB GRUPO A GRUPO B Salida: PC7 PC6 PC5 PC4 PC3 PC2 PC1 PC0 OBFA INTEA E/S E/S INTRA INTEB OBFB INTRB GRUPO A GRUPO B 13

14 Cronograma del modo 1. MODO 1 (ENTRADA) STB IBF INTR RD ENTRADA DATO MODO 1 (SALIDA) WR OBF INTR ACK SALIDA DATO Cronograma del modo 1. 14

15 Modo 2: Bidireccional con protocolo. PUERTO A (8 bits) controlado por D4. PUERTO C señales de protocolo. Señales de protocolo: STBA IBFA ACK A OBFA (Strobe input). (Input buffer full). (Acknowledge). (Output buffer full). 15

16 Puerto A en modo 2. PC3 INTR PUERTO A INTE 1 PC7 PC6 OBF ACK PC4 STB INTE 2 PC5 PC2,... PC0 IBF E/S INTE 1 = PC6 INTE 2 = PC4 Puerto A en modo 2. 16

17 Cronograma del modo 1. MODO 2 (BIDIRECCIONAL) WR Dato desde la CPU al 8255 OBF INTR ACK STB IBF RD Dato desde el 8255 a la CPU BUS PERI. Dato desde el periférico al 8255 Dato desde el 8255 al periférico Cronograma del modo 2. 17

18 Lectura del PUERTO C en MODO 2. PC7 PC6 PC5 PC4 PC3 PC2 PC1 PC0 OBFA INTE 1 IBFA INTE 2 INTRA E/S E/S E/S GRUPO A GRUPO B 18

19 Interface CENTRONICS LPT1 [0000:0408] conector CENTRONICS D0 D1 D2 D3 D4 D5 D6 D7 [0000:0408] error on line out of paper acknowledge busy [0000:0408]+2 habilitación de interrupción strobe auto feed initialize select input 18-25: tierra Señales del protocolo CENTRONICS. 19