RESPUESTAS Introducción a los sistemas de entrada/salida).

Tamaño: px
Comenzar la demostración a partir de la página:

Download "RESPUESTAS Introducción a los sistemas de entrada/salida)."

Transcripción

1 RESPUESTAS Introducción a los sistemas de entrada/salida). 1. a) Puede ser posible pero implicaría la existencia de una incoherencia en el software. Así, se tendrá que hacer código diferente en función de dónde se encuentre el periférico. Como posible ventaja se podría pensar, que además de utilizar de la E/S independiente, la E/S mapeada en memoria hace que el sistema sea más expandible. b) En el microprocesador haría falta al menos una señal que indique a qué espacio de espacio de memoria se accede. En cuanto al software (instrucciones) todo el software habría de ser ajustado a las nuevas instrucciones. Además, el S.O. tendría que cambiar su mapa de memoria y un nuevo mecanismo para poder gestionar tanto el viejo espacio de E/S como el nuevo. 2. a) Mediante interrupciones se tiene que: Si en 200 ciclos de reloj 32 bits En 50x10 6???? Resulta que se transmiten 80x10 6 bits/s = 10x10 6 bytes/s Por otro lado con DMA se tiene que: Si en ciclos de reloj 2 11 x8 bits En 50x10 6???? Resulta que se transmiten aproximadamente 273x10 6 bits/s = 34,1x10 6 bytes/s Por lo tanto es más eficiente transmitir con el DMA ya que es más rápido. Esto es en general porque para transmitir por ejemplo 32 bits evidentemente es mejor utilizar las interrupciones. El DMA desde 1 byte hasta 2KB siempre tarda lo mismo, es decir, 3000 ciclos de reloj A partir de qué número de bytes es mejor utilizar DMA? P x 200 ciclos = 3000 ciclos P = 15 paquetes de 32 bits A partir de 15 x 32 bits = 480 bits = 60 bytes, a partir de esa cantidad interesa más utilizar DMA b) Ya visto en el apartado anterior. Por lo tanto en general: 10x10 6 bytes/s 100 % velocidad 34,1x10 6 bytes/s???? Resulta que es unas 2,4 veces más rápido aproximadamente 3. Para ver la forma programar y conectar en modo 1 (y entrada) el 8255 hay que acudir a las especificaciones técnicas de este chip. Antes de la conexión a los buses y al procesador hay que asignar al 8255 una serie de puertos de E/S y añadir la circuitería necesaria para que se produzca la codificación adecuada. Siguiendo las especificaciones del 8255 todo esto anterior se puede hacer fácilmente. Como esta circuitería no se pide en el enunciado no se tendrá en cuenta. Se decide tomar como puertos de E/S las direcciones que van de la 3FCh a la 3FFh (incluidas en el bus de expansión del mapa de E/S del i80x86). Lo más complicado puede ser el hardware relativo a la gestión de las interrupciones. En el enunciado se dice que pueden recibirse interrupciones de los puertos A y B. Esto Boletín problemas E/S 3

2 implica que se tienen dos salidas de interrupciones INTRA e INTRB. Sin embargo el i80x86 sólo tiene una única entrada para todas las interrupciones. Cómo conectar las dos salidas a la entrada de interrupciones del i80x86? Respuesta: usando una puerta OR (ver esquema en la siguiente figura). Se supone que no se dispone de un PIC tipo Si así fuese se podrían conectar directamente estas salidas al PIC y este luego al Además se necesita un registro para guardar el identificador o vector de la interrupción (ID). Este valor siempre va a ser fijo (FFh) y por ello no se necesita un registro para guardar el ID de la interrupción. Se puede por tanto utilizar un buffer triestado (no programable) o también un registro de 8 salidas. No se necesita por tanto lógica o circuitería de selección del buffer triestado ya que no es necesario cargarlo con nuevos valores (ver esquema en la siguiente figura). Si se dispusiera de un PIC como el 8259 este buffer sobraría ya que se podría programar para que fuese él mismo el que se dejase el vector de interrupción en el bus de datos. El circuito completo queda de la siguiente forma: En cuanto al software necesario para implementar la E/S por interrupciones se necesitan dos rutinas. La primera de ella ha de ser de inicialización y la otra de atención a la interrupción. La rutina de inicialización tiene que inicializar/configurar el funcionamiento de los grupos/puertos del 8255, habilitar la generación de interrupciones del 8255 y alterar el Boletín problemas E/S 4

3 vector de distribución de funciones para que cuando el buffer triestado/registro devuelva el valor/identificador FFh correspondiente a la rutina de atención a la interrupción. En este último caso la CPU tendrá que ir a leer el elemento 255 (FFh) del vector de distribución de funciones y ejecute la rutina a la que apunta ese elemento. Esta rutina como ya se ha dicho será la rutina de tratamiento de la interrupción. #define PORTA 3FCh #define PORTB 3FDh #define PORTC 3FEh #define CONTROL 3FFh /* Rutina de inicialización */ void Inicializar () { disable (); /* Inhibición de las interrupciones */ outportb (CONTROL, 0b ); /* Establecimiento de modos del 8255 */ outportb (CONTROL, 0b ); /* INTGA = 1 */ outportb (CONTROL, 0b ); /* INTGB = 1 */ setvect (0xFF, Rutina_atencion); /* Alteración del vector de interrupciones */ enable (); /* Habilitación de interrupciones */ ; La rutina de servicio de la interrupción tiene que leer el dato que viene del puerto A ó B. Sin embargo antes debe averiguar cuál de los dos puertos ha producido la interrupción. Cuando un puerto recibe un dato activa una señal IBF para indicarle al periférico que ha llenado un buffer de entrada. Por lo tanto leyendo el valor de IBF A (C 5 ) e IBF B (C 1 ) se podrá averiguar de dónde procede la interrupción. Para ello habrá que hacer una lectura del puerto C. /* Rutina de atención a la interrupción */ void interrupt Rutina_atencion () { char a; if (intportb(portc) & 0x20) { /* IBF A = 1 */ a = inportb (PORTA); /* Ahora se operaría con el dato/byte a */ else if (intportb(portc) & 0x02) { /* IBF B = 1 */ a = inportb (PORTB); /* Ahora se operaría con el dato/byte a */ Pudiera darse el caso de que los dos puertos hubieran generado interrupción. En este caso se gestionaría primero el puerto/grupo A. Si se quiere cambiar la estrategia de prioridad habría que hacerlo por software en la rutina de atención a la interrupción. A la hora de implementar la E/S de un computador hay dos opciones: una crear a medida el hardware necesario a partir de circuitos secuenciales y/o combinacionales básicos y la otra utilizar circuitos más o menos genéricos ya hechos como el 8255 o el La solución anterior presenta un camino intermedio a ambos extremos. Lo más normal no obstante hubiese sido utilizar también el PIC 8259 junto con el A continuación se va a modificar la anterior solución de forma que se sustituya el registro que guarda el vector de interrupción por un El circuito de la solución anterior utilizando un 8259 queda como sigue: Boletín problemas E/S 5

4 Como se puede observar ahora las señales de interrupción del 8255 se direccionan a la IR7 del Esto es debido a que el vector de interrupción que se debe devolver es el FFh = b. Por lo tanto al inicializar la base de interrupciones del 8259 (número ó dirección a partir de la cual se van a devolver los 8 vectores de interrupciones) se ha de hacerlo con la dirección F8h = b. De esta forma al generarse la IR7 el 8259 devolverá al bus de direcciones el vector FFh, es decir, base más desplazamiento (F8h + 07h). En cuanto al software la rutina de atención a la interrupción se queda igual que en la anterior solución y tan sólo habrá que completar la rutina de atención para inicializar el Antes hay que decidir en qué dirección de E/S se conecta el En las arquitecturas PC se usan dos 8259 en cascada y el primero de ellos se sitúa a partir del puerto de E/S 20h. Se va a tomar en este caso también este puerto. #define BASE _INT F8h #define PORT_8259_0 20h #define PORT_8259_1 21h... /* Rutina de inicialización */ void Inicializar () { disable (); /* Inhibición de las interrupciones */... /* Como no se trabaja con 8259-s en cascada, con dos ICW (Inicialization Command Words), en este caso la ICW1 y la ICW2, será suficiente. Consultar el manual para ver más detalles al respecto. */ outportb (PORT_8259_0, 0b ); /* ICW1: activación por flancos, modo simple, no ICW4 */ outportb (PORT_8259_1, BASE _INT); /* ICW2 : base interrupciones */ /* La única OCW (Operation Command Words) que se usa es la primera ya que el resto sirven para cuando se gestionan más interrupciones o se tienen otros 8259 en cascada. */ outportb (PORT_8259_1, 0x7F); /* OCW1 : habilitar la IR7 y enmascarar el resto (enmascarar el resto no es a priori necesario ya que no se usan). */ enable (); /* Habilitación de interrupciones */ ; Boletín problemas E/S 6

5 4. Si se va a trabajar con un 8255 hay que decidir en primer lugar el modo en el que va a trabajar. En este caso las señales no se ajustan al funcionamiento de las señales de protocolo de comunicación (handshake) del Por lo tanto los modos 1 y 2 se descartan. El 8255 tendrá uno de sus grupos en modo 0 y entrada. Por ejemplo el grupo 1 asociado al puerto A. La conexión será: La conexión a un microprocesador del 8255 que en este caso será por ejemplo el i8088 es como sigue: NOTAS: La señal ALE significa Address Latch Enabled y en los procesadores 8088 y primeros 8086 se utilizaban para multiplexar las líneas de datos y direcciones ya que compartían un mismo bus físico (señales AD0 a AD7). La señal servía para introducir en un latch la dirección de acceso a memoria mientras se recibían los datos a través de las mismas líneas o bus de direcciones. LA0 y LA1 son las señales de dirección A0 y A1 que salen del latch de almacenamiento de la dirección. En el anterior circuito no se ha incluido el hardware necesario para la generación de interrupciones. Se adoptará una solución basada en la E/S programada. Boletín problemas E/S 7

6 Para recibir un dato el programa tiene primero que inicializar el Una inicializado el puerto A en el modo 0 de entrada se habrá de vigilar la señal de reloj para que cuando se produzca un flanco de bajada en la señal R, se recoja el dato que hay en la señal D. A continuación se habrá de almacenar el bit o valor leído de la señal D en alguna variable para ir componiendo el valor del número completo. En este caso se dice que el número va a ser un byte. El programa podría agruparse en una sola función ya que al trabajar con E/S programada no hace falta tener por separado una rutina de atención a la interrupción y otra de inicialización. El programa o función sería algo parecido a lo siguiente: char RECIBIR () { char byte = 0; short int contador = 0; ; /* Inicializa el El primer bit siempre es uno. Los dos siguientes (00) indican el modo cero. El siguiente bit indica que el puerto es de entrada (1). El resto de bits no tienen importancia y en este caso se han dejado en cero. */ outportb (CONTROL, 0b ); do { byte << 1; /* Desplazamiento a la izquierda de un bit */ while ((inportb (PTOA) & 0x02)!= 0); /* La señal R está en alta. Se espera a que baje */ byte = byte + inportb (PTOA) & 0x01; /* Lee la señal D */ contador ++; while ((inportb (PTOA) & 0x02) == 0); /* La señal R está en baja. Se espera a que vuelva a estar en alta */ while (contador < 8); return byte; NOTA: PTOA y CONTROL son macros en C que indican la dirección del puerto A y el registro de control del Así por ejemplo tomado una serie de direcciones cualesquiera: #define PTOA 0x158 /* A1=0 y A0=0 */ #define CONTROL 0x15B /* A1=1 y A0=1 */ Se va analizar ahora parte del código de la rutina: Qué indica la condición ( inportb(ptoa) & 0x02)!=0 )? Al recogerse el dato del puerto A viene con el formato con el que se ha decidido conectar las señales R y D al 8255: R D Si se hace AND bit a bit con 0x02 el resultado será: AND R D bit a bit = R 0 Boletín problemas E/S 8

7 Es decir, si R es 1, entonces el resultado es distinto de cero. La solución anterior es válida suponiendo que el periodo de la señal R es grande y da tiempo a que la CPU rastree la señal muchas veces. Ejemplo de rastreo de la señal por parte de la CPU: Si esto no se cumple se deberán emplear algunos circuitos extras como por ejemplo un registro de carga serie/paralelo (74299 por ej.) que fuese cargando datos según los flancos de bajada de la señal R. También se necesitaría un contador que fuese restando desde 7 hasta 0 para saber cuándo se hubiesen recibido ya todos los bits del byte y se activase también según los flancos de bajada de la señal R. Al final de la cuenta atrás (llegado a cero) el contador generaría una señal de interrupción. 5. En este caso se dispone de un dispositivo que recibe señales de datos y un par de señales asociadas al protocolo de comunicación (END# y START#). La solución podría ser relativamente sencilla empleando el PPI 8255 en modo 1. Sin embargo el 8255 sólo espera 350 ns antes de poner la señal de START# (OBF# en el 8255) a cero. De esta forma no se cumplirían los requisitos temporales del dispositivo de salida (en este caso un LCD). (Notación: SEÑAL# significa SEÑAL negada o en baja) La primera solución podría consistir en poner el 8255 en modo 0 y gestionar las señales de control mediante software. El esquema de conexión sería inmediato: Con este esquema se puede plantear la escritura en el LCD mediante E/S programada. De esta forma se evita tener que añadir más hardware al circuito para gestionar las interrupciones. La rutina que gestiona la escritura en el LCD debe primero inicializar el A continuación debe poner el dato en la salida del puerto A, esperar 2 µs y finalmente activar la señal de START#. La señal START# hay que desactivarla cuando se reciba la señal END# (ACK). Se van a escribir dos rutinas: una de inicialización y otra de escritura: Boletín problemas E/S 9

8 /* Rutina de inicialización: */ void INIT () { outportb (CONTROL, 0b ); /* Poner el puerto A en modo 0 y salida. Los 3 últimos bits no importan */ outportb (PTOA, 0b ); /* Señal START# = 1, es decir, no se transmite ningún dato */ WRITE_LCD ( 0 ); /* Limpia el LCD */ /* Rutina de escritura */ void WRITE_LCD (char C) { outportb (PTOA, C & 0b ); /* Se coloca el código ASCII a la entrada del bus de datos del LCD */ delay (1); /* Se espera 1 milisegundo. Como mínimo se pedía 2 µs */ outportb (PTOA, C & 0b ); /* Señal START# = 0, es decir, el LCD ya puede recoger el dato */ while (inportb (PTOC) & 0x40 =0); /* Se espera a la llegada de END# */ outportb (PTOA, C & 0b ); /* Señal START# = 1 */ /* También valdría para este último paso usar la siguiente instrucción: outportb (PTOA, 0b ); */ Otra solución al problema sería utilizar el modo 1 del 8255 y adaptar los tiempos por hardware para que pueda funcionar con el LCD. Para ello se ha de lograr que se retrase la señal START# al menos 2 µs. Esto se consigue con un circuito de cómo el siguiente: De esta forma no se tendrían que activar las señales OBF.A y ACK.A por software. Falta saber cuando ha terminado el ciclo de escritura del LCD. Cuando el LCD termina, manda un pulso a través de la señal END#: Boletín problemas E/S 10

9 Por lo tanto el ciclo terminaría cuando START# = 1 y END# = 1. Eso se puede hacer leyendo el puerto C mediante un bucle de espera activa. El programa quedará ahora como sigue: void INIT () { outportb (CONTROL, 0b ); /* Los últimos 4 bits no importan. Pone el puerto A en modo 1 y salida */ void WRITE_LCD (char C) { outportb (PTOA, C); /* Se escribe el carácter ASCII en el puerto A */ while (inportb (PTOC) & 0xC0) = 0xC0); /* Se espera a recibir la señal ACK# = END# */ La tercera opción para resolver el problema es utilizar las interrupciones del 8255 para que sea el propio 8255 el que avise cuando está en condiciones de mandar otro dato (byte) y si hay un dato que transmitir mandarlo directamente al Ahora hay que conectar la salida de interrupciones del 8255 al microprocesador y tener un registro que guarde el ID de la interrupción con una lógica de selección para poder modificar su contenido. El circuito quedaría como sigue: Boletín problemas E/S 11

10 Una opción al registro para guardar el ID la interrupción de es usar un PIC 8259 al cual se direccionan las señales de interrupción del PPI 8255 (INTR.A). En cuanto al software a la hora de programar el sistema se habrá de tener una rutina de inicialización que configure el 8255 al principio. En esa rutina se deberán activar las interrupciones del 8255, poner la dirección de la rutina de atención (ID) en el registro y alterar el vector interrupciones. En cuanto a la rutina de atención a la interrupción del 8255 habrá que hacer un análisis más detallado. La rutina de atención se ejecutará cuando el 8255 esté listo para transmitir un dato nuevo (el periférico es de salida). En ese momento si existe algún otro dato para transmitir se envía y si no entonces no se hace nada. Esto sugiere la existencia de una cola de datos (caracteres ASCII) para enviar. De esta forma un programa cualquiera que quiera escribir en el LCD y mandará sucesivamente datos para que sean escritos a través de una rutina llamada PRINT_LCD por ejemplo que irá encolando los datos recibidos. Estos se irán almacenando en la cola y serán enviados al Boletín problemas E/S 12

11 8255 en cuanto esto sea posible a través de otra rutina que hará la salida de datos en el 8255 y que se llamará por ejemplo WRITE_LCD. De esta forma la sincronización con el periférico se hace transparente al programador a través de PRINT_LCD. Si se estuviese trabajando con un S.O. esta última rutina podría ser parte un driver ó controlador. El diagrama de flujo que muestra el funcionamiento del proceso es el siguiente: Se tendrán por tanto que programar 3 rutinas, más la rutina de inicialización que no aparece en el esquema. Por simplicidad se va a suponer que la rutina PRINT_LCD sólo es llamada por un solo proceso del S.O. o programa de usuario (de esta forma se eliminan posibles problemas de acceso concurrente a datos). La estructura que implementa o representa la cola será de tipo global. El código de las diferentes rutinas sería el siguiente: #define PTOA 0x3F0 /* Se reserva una parte del espacio de direcciones de la #define PTOB 0x3F2 E/S para conectar el En este caso desde la #define PTOC 0x3F4 dirección 0x3F0 hasta la 0x3F6. Se supone que se #define CONTROL 0x3F6 trabaja con 8086 de 16 bits */ #define REG_INT 0x3F8 /* Dirección en la cual se mapea el registro que guarda la dirección de la rutina de atención. Si se hubiera utilizado un 8259 esta sería una dirección del PIC */ #define ID_LCD 77 /* Número aleatorio */ /* Se definen e inicializan las variables globales o compartidas a todas las rutinas: */ #define LONG_COLA 255 int principio_cola = 0; /* Puntero al elemento anterior al elemento más antiguo introducido en la cola */ int fin_cola = 0; /* Puntero al último elemento introducido en la cola */ char cola [LONG_COLA]; /* La variable cola */ Boletín problemas E/S 13

12 /* Antes de nada se van a implementar algunas funciones del TAD (tipo abstracto de datos) cola circular para luego poder trabajar más cómodamente con ella. */ void encolar (char C) { fin _cola ++; fin_cola = fin_cola % LONG_COLA; /* Por si se llega al final físico de la cola */ cola [fin_cola] = C; char desencolar () { principio_cola ++; principio_cola = principio_cola % LONG_COLA; return (cola[principio_cola]); int esta_cola_llena () { if (principio_cola - fin_cola == 1) return 1; /* La cola está llena */ return 0; /* La cola NO está llena */ int esta_cola_vacia () { if (principio_cola == fin_cola) return 1; /* La cola está vacía */ return 0; /* La cola NO está vacía */ /* Aunque en el esquema aparezca reflejado que se transmite una cadena desde el programa de usuario a PRINT_LCD realmente se va a tomar la decisión de transmitir un solo carácter. Sin embargo se podría modificar PRINT_LCD para procesar una cadena en vez de por ejemplo llamar dentro de un bucle a PRINT_LCD desde el programa de usuario. Si se toma esta decisión es por motivos de modularidad/reusabilidad. */ void PRINT_ LCD (char C) { while (esta_cola_llena()); /* Se espera a que haya espacio en la cola */ if (esta_cola_vacia()) { outportb (CONTROL, 0b ); /* Habilitar las interrupciones del 8255 y comenzar a escribir */ encolar (C); WRITE_LCD (); /* Ordena escritura por primera vez */ else { /* Seguir metiendo caracteres en la cola: */ encolar (C); /* No se llama a la rutina de WRITE_LCD porque si hay más de un carácter la rutina de interrupción ya la llamará */ Boletín problemas E/S 14

13 void WRITE_ LCD () { outportb (PTOA, desencolar()); /* Se saca el carácter a través del 8255 */ void interrupt INT_LCD () { if (!esta_cola_vacia) /* Si todavía hay algo en la cola se escribe */ WRITE_ LCD (); else /* Si no hay más que escribir se deshabilitan las interrupciones del 8255 */ outportb (CONTROL, 0b ); /* Falta la rutina de inicialización que se define ahora: */ void INIT () { disable (); /* Se deshabilitan las interrupciones */ outportb (CONTROL, 0b ); /* Se establece el modo 1 de funcionamiento del 8255 */ setvect (ID_LCD, INT_LCD); /* Se modifica el vector de distribución */ outportb (REG_INT, ID_LCD); /* Se almacena el ID de la rutina de atención */ enable (); /* Se habilitan las interrupciones */ Boletín problemas E/S 15

14 6. El ADC0808 se puede conectar al 82C55 usando el puerto A como entrada de datos y PC4 para testear la entrada EOC. Con el puerto B como salida, se controlan las líneas de selección del canal analógico, AEN y START. El programa que controla el conversor se puede hacer con dos funciones. Ini_adc inicializa el modo de funcionamiento del 8255, con los puertos A y C como entrada y el B como salida. Todos los grupos funcionan en modo 0. WR OE# El programa que lee el conversor es: #define PORTA 300h #define PORTB 302h #define PORTC 304h #define CONTROL 306h lee_adc(unsigned char nro_canal) { unsigned char estado; /* configura el modo de operación del 82C55 */ outportb(portb, 0); /* desactiva STAR y AEN */ outportb(control, 0b ) /* modo 0 para todos los grupos, PA0-7 y PC4-7 de entrada, el resto de salida */ /* selecciona el número de canal analógico de entrada. */ nro_canal=nro_canal&0b111; /* asegura que el número de canal está entre 0 y 7 */ outportb (PORTB,(inportb(PORTB)&0b ) nro_canal); /* ajusta el numero de canal en el puerto B*/ outportb (PORTB,(inportb(PORTB) 0b ); /* activa AEN */ outportb (PORTB,(inportb(PORTB) 0b ); /* activa START. El conversor comienza operación de conversión */ outportb (PORTB,(inportb(PORTB)&0b ); /* desactiva activa AEN y START */ estado = inportb (PORTC); while (estado&0b != 0) estado = inportb (PORTC); /* queda esperando fin de conversión */ return (inportb(porta)); /*devuelve valor de conversión */ Boletín problemas E/S 16

15 Boletín problemas E/S 17

ARQUITECTURA DE COMPUTADORES. 2º INGENIERIA INFORMATICA. BOLETIN 5 (Introducción a los sistemas de entrada/salida). Curso 04/05.

ARQUITECTURA DE COMPUTADORES. 2º INGENIERIA INFORMATICA. BOLETIN 5 (Introducción a los sistemas de entrada/salida). Curso 04/05. ARQUITECTURA DE COMPUTADORES. 2º INGENIERIA INFORMATICA. BOLETIN 5 (Introducción a los sistemas de entrada/salida). Curso 04/05. 1. a) Es posible la E/S mapeada (E/S asignadas a memoria) con instrucciones

Más detalles

ARQUITECTURA DE SISTEMAS PARALELOS. 3º INGENIERÍA INFORMÁTICA. SOLUCIÓN BOLETÍN (Introducción a los sistemas de entrada/salida). Curso 04/05.

ARQUITECTURA DE SISTEMAS PARALELOS. 3º INGENIERÍA INFORMÁTICA. SOLUCIÓN BOLETÍN (Introducción a los sistemas de entrada/salida). Curso 04/05. ARQUITECTURA DE SISTEMAS PARALELOS. 3º INGENIERÍA INFORMÁTICA. SOLUCIÓN BOLETÍN (Introducción a los sistemas de entrada/salida). Curso 04/05. 1. a) Puede ser posible pero implicaría la existencia de una

Más detalles

ARQUITECTURA DE SISTEMAS PARALELOS. 3º INGENIERIA TECNICA EN INFORMATICA DE SISTEMAS. BOLETIN TEMA 5 (Sistema de entrada/salida). Curso 04/05.

ARQUITECTURA DE SISTEMAS PARALELOS. 3º INGENIERIA TECNICA EN INFORMATICA DE SISTEMAS. BOLETIN TEMA 5 (Sistema de entrada/salida). Curso 04/05. ARQUITECTURA DE SISTEMAS PARALELOS. 3º INGENIERIA TECNICA EN INFORMATICA DE SISTEMAS. BOLETIN TEMA 5 (Sistema de entrada/salida). Curso 04/05. 1. Conteste muy brevemente : a) Es posible entrada/salida

Más detalles

Controlador Programable de Interrupciones i8259

Controlador Programable de Interrupciones i8259 Controlador Programable de Interrupciones i8259 () Funciones Estructura externa (esquema de conexión) Estructura interna Secuencia de reconocimiento de una interrupción Conexión en cascada entre varios

Más detalles

Interface paralelo programable 8255.

Interface paralelo programable 8255. Interface paralelo programable 8255. 1 Comunicaciones paralelo. CARACTERÍSTICAS Transferencia simultánea de bits por líneas separadas Ventaja: frecuencias de transmisión mayores Desventaja: el coste de

Más detalles

MICROPROCESADORES I ELECTRONICA DIGITAL III INTERFASE PROGRAMABLE A PERIFERICOS PPI 8255

MICROPROCESADORES I ELECTRONICA DIGITAL III INTERFASE PROGRAMABLE A PERIFERICOS PPI 8255 MICROPROCESADORES I ELECTRONICA DIGITAL III INTERFASE PROGRAMABLE A PERIFERICOS PPI 8255 INTRODUCCIÓN Este integrado de la firma INTEL, conocido como PPI 8255 (Programmable Peripherical Interfase) realizado

Más detalles

Tema 7. Entrada / Salida

Tema 7. Entrada / Salida Tema 7 Entrada / Salida Problemática Entrada/Salida Elementos claves en un computador: Procesador, memoria y módulos de E/S Cada módulo de E/S se conecta al bus del sistema y controla a uno o a más periféricos

Más detalles

Tema 4: SISTEMAS DE ENTRADA/SALIDA. Un computador no puede estar formado sólo por la CPU y la memoria.

Tema 4: SISTEMAS DE ENTRADA/SALIDA. Un computador no puede estar formado sólo por la CPU y la memoria. Tema 4: SISTEMAS DE ENTRADA/SALIDA ÍNDICE 1. Introducción. 2. Módulos de Entrada/Salida: comunicación CPU - Periféricos. 3. Mapa de Entrada/Salida: común y separada. 4. Introducción a los métodos de programación

Más detalles

Introducción a la Computación. Capítulo 7 Entrada/Salida

Introducción a la Computación. Capítulo 7 Entrada/Salida Introducción a la Computación Capítulo 7 Entrada/Salida Problemas Entrada/Salida Existe una amplia variedad periféricos Se les entrega distintas cantidades de datos Funcionan a distintas velocidades Tienen

Más detalles

Bus de datos Bus de direcciones Pocos bits, los suficientes para direccionar registros internos (ej: A0 y A1)

Bus de datos Bus de direcciones Pocos bits, los suficientes para direccionar registros internos (ej: A0 y A1) 16-1 Muchas veces los fabricantes de µps también ofrecen periféricos con aplicaciones establecidas que facilitan el hardware del sistema. En general son programables, lo que les permite diferentes modos

Más detalles

INTRODUCCIÓN. Comunicación Serial.

INTRODUCCIÓN. Comunicación Serial. INTRODUCCIÓN La función principal de este tipo de comunicación es la de convertir datos de salida de forma paralela a serial y la de convertir datos de entrada de forma serial a paralela. El acceso al

Más detalles

Velocidades Típicas de transferencia en Dispositivos I/O

Velocidades Típicas de transferencia en Dispositivos I/O Entradas Salidas Velocidades Típicas de transferencia en Dispositivos I/O Entradas/Salidas: Problemas Amplia variedad de periféricos Entrega de diferentes cantidades de datos Diferentes velocidades Variedad

Más detalles

ARQUITECTURA DE LOS SISTEMAS BASADOS EN MICROPROCESADOR

ARQUITECTURA DE LOS SISTEMAS BASADOS EN MICROPROCESADOR ARQUITECTURA DE LOS SISTEMAS BASADOS EN MICROPROCESADOR Historia Bloques funcionales Dimensionamiento Estructura CPU Concepto de programa Interrupciones Buses Entrada / Salida Ejemplo de arquitectura:

Más detalles

Sistemas Operativos Tema 2: Estructura del computador José Miguel Santos Alexis Quesada Francisco Santana

Sistemas Operativos Tema 2: Estructura del computador José Miguel Santos Alexis Quesada Francisco Santana Sistemas Operativos Tema 2: Estructura del computador 1998-2008 José Miguel Santos Alexis Quesada Francisco Santana 1 Contenidos Estructura de la E/S Sistema de Interrupciones DMA Jerarquía de memorias

Más detalles

Introducción a los sistemas de entrada/salida Profesores y tutorías

Introducción a los sistemas de entrada/salida Profesores y tutorías Introducción a los sistemas de entrada/salida Profesores y tutorías Teoría: Daniel Cascado Caballero Despacho: F070 Horario de tutorías: Lunes: 17:30h a 19:30h Martes: 12:30h a 13:30h Jueves: 10:30h a

Más detalles

Arquitectura de Computadoras 2011

Arquitectura de Computadoras 2011 07/06/ Arquitectura de Computadoras Entrada/Salida Mediante Interrupciones E/S mediante interrupciones La CPU no tiene que esperar la finalización de la tarea de E/S, puede seguir procesando. No se repite

Más detalles

Las fases de la sincronización por interrupción

Las fases de la sincronización por interrupción Las fases de la sincronización por interrupción Petición de interrupción El proceso de sincronización por interrupción se inicia cuando el controlador informa al procesador, mediante una petición de interrupción,

Más detalles

Memoria y Entrada/Salida Tecnología Organización - Expansión

Memoria y Entrada/Salida Tecnología Organización - Expansión Universidad Simón Bolívar Departamento de Electrónica y Circuitos EC2721 Arquitectura del Computador I Prof. Osberth De Castro Clase 05 Memoria y Entrada/Salida Tecnología Organización - Expansión La memoria

Más detalles

Boletín de problemas del tema Introducción a los sistemas de entrada/salida 1

Boletín de problemas del tema Introducción a los sistemas de entrada/salida 1 Arquitectura de Sistemas Paralelos 3º Ingeniería Técnica en Informática de Sistemas Boletín de problemas del tema Introducción a los sistemas de entrada/salida 1. Para recibir datos de un periférico (con

Más detalles

Sistemas de E/S Ejercicios propuestos

Sistemas de E/S Ejercicios propuestos Sistemas de E/S Ejercicios propuestos Ejercicio 1. Sea un disco duro con tiempo medio de búsqueda de 4 ms, una velocidad de rotación de 15000 rpm y sectores de 512 bytes con 500 sectores por pista. Se

Más detalles

Microprocesadores, Tema 4:

Microprocesadores, Tema 4: Microprocesadores, Tema 4: Conceptos de Entrada / Salida Guillermo Carpintero Marta Ruiz Universidad Carlos III de Madrid Objetivos Concepto de Interface Modelo de los Dispositivos de Interface Técnicas

Más detalles

Arquitectura de Computadoras 2011

Arquitectura de Computadoras 2011 Arquitectura de Computadoras Unidad 7: Entrada/Salida Arquitectura de Computadoras Aspectos claves La arquitectura de E/S es su interfaz con el exterior Se diseña de manera sistemática para controlar las

Más detalles

Fundamentos de los Sistemas Operativos. Tema 1. Conceptos generales Estructura del computador y el SO

Fundamentos de los Sistemas Operativos. Tema 1. Conceptos generales Estructura del computador y el SO Fundamentos de los Sistemas Operativos Tema 1. Conceptos generales Estructura del computador y el SO 2015 ULPGC - José Miguel Santos Espino, Alexis Quesada, Francisco J. Santana Contenidos Estructura de

Más detalles

Unidad 1: Conceptos generales de Sistemas Operativos.

Unidad 1: Conceptos generales de Sistemas Operativos. Unidad 1: Conceptos generales de Sistemas Operativos. Tema 2: Estructura de los stmas de computación. 2.1 Funcionamiento de los sistemas de computación. 2.2 Ejec. de instrucciones e interrupciones y estructura

Más detalles

ARQUITECTURA DE COMPUTADORES DESCRIPCIÓN BUS PCI (Tema 1: Conexión Externa de Procesadores. Buses)

ARQUITECTURA DE COMPUTADORES DESCRIPCIÓN BUS PCI (Tema 1: Conexión Externa de Procesadores. Buses) ARQUITECTURA DE COMPUTADORES DESCRIPCIÓN BUS PCI (Tema 1: Conexión Externa de Procesadores. Buses) http:// www.atc.us.es Índice 1. Características bus PCI 2. Señales PCI 3. Transferencias PCI 4. Comandos

Más detalles

Implemente la rutina de interrupción TIEMPO. Suponga que los puertos de e/s definidos anteriormente son constantes ya definidas en el programa.

Implemente la rutina de interrupción TIEMPO. Suponga que los puertos de e/s definidos anteriormente son constantes ya definidas en el programa. 5) (2,5 pto.) Se desea controlar el funcionamiento de un horno microondas utilizando un microprocesador de bajo costo. Para esto, es necesario controlar el programa de cocción, el motor del plato giratorio

Más detalles

Periféricos Avanzados Práctica 3. Programación del puerto paralelo.

Periféricos Avanzados Práctica 3. Programación del puerto paralelo. Periféricos Avanzados Práctica 3. Programación del puerto paralelo. Fundamento teórico. El puerto paralelo de un PC es una plataforma barata y una potente para implementar proyectos que deban hacerse con

Más detalles

SISTEMAS DIGITALES BASADOS EN MICROPROCESADORES

SISTEMAS DIGITALES BASADOS EN MICROPROCESADORES Cuestión (20 minutos 2 puntos) Un microcontrolador de la familia STM32L152RB debe disponer de una memoria de datos de 256M x 16 bits. En esta memoria, la parte más baja es memoria ROM y la parte más alta

Más detalles

Introducción a las Computadoras. Capítulo 3 Buses del Sistema

Introducción a las Computadoras. Capítulo 3 Buses del Sistema Introducción a las Computadoras Capítulo 3 Buses del Sistema Concepto de Programa Los sistemas de propósito específico no son flexibles El Hardware de propósito general puede realizar diferentes tareas,

Más detalles

Integración de Equipos para Comunicaciones

Integración de Equipos para Comunicaciones Integración de Equipos para Comunicaciones Tema 3: Bus XT Aurelio Vega Martínez DIEA: Integración de Equipos para Comunicaciones. (Tema 3: Bus XT). Pág. 1 Introducción. Diseñado en un principio para trabajar

Más detalles

Lógica cableada: Lógica programada:

Lógica cableada: Lógica programada: 1-1 Lógica cableada: Circuitos vistos en Diseño Lógico (Combinatoria, Modo reloj, RTL, ) Función fija determinada en el momento del diseño por las conexiones físicas entre los componentes del circuito

Más detalles

Práctica de Estructura de Computadores Sistemas de Entrada/Salida: Entrada/Salida Programada Curso 2010/2011

Práctica de Estructura de Computadores Sistemas de Entrada/Salida: Entrada/Salida Programada Curso 2010/2011 Práctica de Estructura de Computadores Sistemas de Entrada/Salida: Entrada/Salida Programada Curso 2010/2011 Antonio Pérez Ambite Santiago Rodríguez de la Fuente Departamento de Arquitectura y Tecnología

Más detalles

ENTRADA-SALIDA. 2. Dispositivos de Carácter: Envía o recibe un flujo de caracteres No es direccionable, no tiene operación de búsqueda

ENTRADA-SALIDA. 2. Dispositivos de Carácter: Envía o recibe un flujo de caracteres No es direccionable, no tiene operación de búsqueda Tipos de Dispositivos ENTRADA-SALIDA 1. Dispositivos de Bloque: Almacena información en bloques de tamaño fijo (512b hasta 32Kb) Se puede leer o escribir un bloque en forma independiente 2. Dispositivos

Más detalles

Arquitectura de Computadoras 2011

Arquitectura de Computadoras 2011 Arquitectura de Computadoras Unidad 7: Acceso Directo a Memoria (DMA)U Acceso directo a memoria (DMA) Las operaciones de E/S mediante interrupciones son más efectivas que las programadas. Pero ambas necesitan

Más detalles

Arquitectura de computadores I

Arquitectura de computadores I Arquitectura de computadores I Perspectiva de alto nivel de los computadores Septiembre de 2017 Contenido Componentes del computador Funcionamiento del computador Estructuras de interconexión Interconexión

Más detalles

ARQUITECTURA DE COMPUTADORES. 2º INGENIERIA INFORMATICA. Soluciones del BOLETIN 2: Tecnología de los sistemas de memoria. Curso 06/07.

ARQUITECTURA DE COMPUTADORES. 2º INGENIERIA INFORMATICA. Soluciones del BOLETIN 2: Tecnología de los sistemas de memoria. Curso 06/07. ARQUITECTURA DE COMPUTADORES. 2º INGENIERIA INFORMATICA. Soluciones del BOLETIN 2: Tecnología de los sistemas de memoria. Curso 06/07. 1) Como ya se ha visto en la teoría, hay operaciones relativas al

Más detalles

(5) Unidad 5. Entrada / Salida SISTEMAS BASADOS EN MICROPROCESADORES. Grado en Ingeniería Informática EPS - UAM

(5) Unidad 5. Entrada / Salida SISTEMAS BASADOS EN MICROPROCESADORES. Grado en Ingeniería Informática EPS - UAM Unidad 5 Entrada / Salida SISTEMAS BASADOS EN MICROPROCESADORES Grado en Ingeniería Informática EPS - UAM Índice 5. Entrada / Salida. 5.1. Técnicas de programación de entradas y salidas (E/S). 5.2. Sondeo.

Más detalles

Guía rápida para gestionar el puerto paralelo del PC

Guía rápida para gestionar el puerto paralelo del PC Guía rápida para gestionar el puerto paralelo del PC Descarga desde: http://eii.unex.es/profesores/jisuarez/descargas/ip/guia_rapida_pp.pdf José Ignacio Suárez Marcelo Universidad de Extremadura Escuela

Más detalles

ITT-327-T Microprocesadores

ITT-327-T Microprocesadores ITT-327-T Microprocesadores Controlador de Interfaz Paralelo Programable (PPI) 8255. Controlador de Interfaz Paralelo Programable (PPI) 8255. Es un periférico programable de E/S de aplicación general,

Más detalles

Tutoría 2. Banco de memoria de 8 y 16 bits (8086)

Tutoría 2. Banco de memoria de 8 y 16 bits (8086) Tutoría 2. Banco de memoria de 8 y 16 bits (8086) RESUMEN Cuando el procesador opera en modo mínimo, éste genera las señales de control para la memoria y los dispositivos de E/S. [1, pág. 292]. Para utilizar

Más detalles

ESTRUCTURA FÍSICA DEL µp 8086

ESTRUCTURA FÍSICA DEL µp 8086 Características generales: Procesador de 16 bits Bus de direcciones de 20 bits : 1 Mbyte Bus de datos interno de 16 bits Bus de datos externo de 16 bits en el 8086 8 bits en el 8088 89 instrucciones Alimentación

Más detalles

CICLOS DEL PROCESADOR

CICLOS DEL PROCESADOR UNIDAD DE CONTROL CICLOS DEL PROCESADOR Qué es un ciclo de búsqueda? Para qué sirve estudiar los ciclos de instrucción de una CPU? Para comprender el funcionamiento de la ejecución de instrucciones del

Más detalles

Arquitectura de Computadores

Arquitectura de Computadores Curso 2006/07 Arquitectura de Computadores 1. Introducción 2. La CPU 3. Lenguaje Máquina 4. La Memoria 5. Sistema de Entrada/Salida Informática Aplicada Arquitectura de Computadores 1 Organización E/S

Más detalles

TEMA 8. REGISTROS Y CONTADORES.

TEMA 8. REGISTROS Y CONTADORES. TEMA 8. REGISTROS Y CONTADORES. TECNOLOGÍA DE COMPUTADORES. CURSO 2007/08 8.1. Registros. Tipos de registros. Registros de desplazamiento. Los registros son circuitos secuenciales capaces de almacenar

Más detalles

Tema 6: Gestión de la Entrada/Salida

Tema 6: Gestión de la Entrada/Salida Tema 6: Gestión de la Entrada/Salida SSOO - Curso 2005/06 E. Domínguez C. Villarrubia Departamento de Tecnologías y Sistemas de Información Escuela Superior de Informática Universidad de Castilla - La

Más detalles

UNIVERSIDAD CARLOS III DE MADRID. Ejercicios de VHDL. Circuitos Integrados y Microelectrónica. Luis Entrena. Celia López.

UNIVERSIDAD CARLOS III DE MADRID. Ejercicios de VHDL. Circuitos Integrados y Microelectrónica. Luis Entrena. Celia López. UNIVERSIDAD CARLOS III DE MADRID Ejercicios de VHDL Circuitos Integrados y Microelectrónica Luis Entrena Celia López Mario García Enrique San Millán Marta Portela Almudena Lindoso Problema 1 Se pretende

Más detalles

Práctica 9. Organización del Computador 1 2do. Cuatrimestre de 2005

Práctica 9. Organización del Computador 1 2do. Cuatrimestre de 2005 Práctica 9 Organización del Computador 1 2do. Cuatrimestre de 2005 Aclaración: Tiempo bus es el tiempo de bus requerido para transferir un buer (de un dispositivo) desde o hacia memoria principal según

Más detalles

Acceso Directo a Memoria

Acceso Directo a Memoria Tema 7: Acceso Directo a Memoria 7.1 El concepto Qué es una transferencia por acceso directo a memoria? El modelo de transferencia de información visto en los capítulos anteriores se denomina transferencia

Más detalles

Problema 5. Cálculo de la temporización. Programación del Lectura de la cuenta del temporizador 0

Problema 5. Cálculo de la temporización. Programación del Lectura de la cuenta del temporizador 0 Problema 5 Cálculo de la temporización Al ser el reloj externo de 100Khz, el periodo es de 10us. La temporización de 0,1s será de 100.000 us, por lo tanto el temporizador deberá contar hasta 10.000. Programación

Más detalles

Práctica de Arquitectura de Computadores Sistemas de Entrada/Salida: Entrada/Salida Programada Curso 2016/2017

Práctica de Arquitectura de Computadores Sistemas de Entrada/Salida: Entrada/Salida Programada Curso 2016/2017 Práctica de Arquitectura de Computadores Sistemas de Entrada/Salida: Entrada/Salida Programada Curso 2016/2017 Antonio Pérez Ambite Santiago Rodríguez de la Fuente Departamento de Arquitectura y Tecnología

Más detalles

ARQUITECTURA DE SISTEMAS PARALELOS (3º ING. TÉC. INFORMATICA DE SISTEMAS) PRACTICA (CURSO 2004/05) ENTRADA/SALIDA.

ARQUITECTURA DE SISTEMAS PARALELOS (3º ING. TÉC. INFORMATICA DE SISTEMAS) PRACTICA (CURSO 2004/05) ENTRADA/SALIDA. ARQUITECTURA DE SISTEMAS PARALELOS (3º ING. TÉC. INFORMATICA DE SISTEMAS) PRACTICA (CURSO 2004/05) ENTRADA/SALIDA. OBJETIVOS: En esta práctica, se pretenden ilustrar las diferencias entre las distintas

Más detalles

Arquitectura de Computadores

Arquitectura de Computadores Arquitectura de Computadores 1. Introducción 2. La CPU 3. Lenguaje Máquina 4. La Memoria 5. Sistemas de Entrada/Salida 6. Segmentación (Pipeline) 7. Memoria Caché 8. Arquitecturas RISC Arquitectura de

Más detalles

ESTRUCTURA Y TECNOLOGÍA DE COMPUTADORES 1º I.T.I.G. I.T.I.S.

ESTRUCTURA Y TECNOLOGÍA DE COMPUTADORES 1º I.T.I.G. I.T.I.S. Nombre: SOLUCIÓN Madrid, 24 de abril de 2008. NOTAS: Duración: 60 minutos. Se puede hacer a lápiz. No se permiten apuntes ni calculadora. No se permite desgrapar las hojas. 1. (2 puntos) Indique cuáles

Más detalles

6. Entrada y Salida Explicación de la interfaz entre el computador y el mundo exterior.

6. Entrada y Salida Explicación de la interfaz entre el computador y el mundo exterior. 6. Entrada y Salida Explicación de la interfaz entre el computador y el mundo exterior. 6.1. El subsistema de E/S Qué es E/S en un sistema computador? Aspectos en el diseño del subsistema de E/S: localización

Más detalles

ESTRUCTURA DE INTERCONEXIÓN DE UN COMPUTADOR

ESTRUCTURA DE INTERCONEXIÓN DE UN COMPUTADOR ESTRUCTURA DE INTERCONEXIÓN DE UN COMPUTADOR 1 Arquitectura Von Neumann se fundamente en tres ideas: En la memoria del ordenador se almacenan indistintamente datos e instrucciones. Se puede acceder a la

Más detalles

Organización de Computadoras Apunte 5: Circuitos Lógicos Secuenciales

Organización de Computadoras Apunte 5: Circuitos Lógicos Secuenciales Organización de Computadoras 2003 Apunte 5: Circuitos Lógicos Secuenciales Introducción: En el desarrollo de los sistemas digitales es fundamental el almacenamiento de la información, esta característica

Más detalles

Estructura de los sistemas de cómputo

Estructura de los sistemas de cómputo Estructura de los sistemas de cómputo Introducción Elementos básicos de un computador Registro del procesador Ejecución de las instrucciones Interrupciones Hardware de protección Introducción Qué es un

Más detalles

GESTION DE ENTRADA Y SALIDA

GESTION DE ENTRADA Y SALIDA Dispositivos de salida (impresora, monitor,...) Unidad principal (UCP, registros, memoria RAM, entrada/salida ( discos internos, red,...)) Dispositivos de entrada (teclado, ratón, lápiz óptico,...) Dispositivos

Más detalles

UNIVERSIDAD DE OVIEDO

UNIVERSIDAD DE OVIEDO 1 Funcionamiento Multiplexado con otros módulos Características generales de los puertos en el PIC16F877 Son 5 Puertos de E/S configurables PORTA: 6 pines (dir 0x05) PORTB: 8 pines (dir 0x06 y 0x106) PORTC:

Más detalles

Sist s em e a m s s O per e ativos o. s Unidad V Entrada Sali l d i a.

Sist s em e a m s s O per e ativos o. s Unidad V Entrada Sali l d i a. Sistemas Operativos. Unidad V Entrada Salida. Programación de Entrada y Salida Introducción. Comunicación de los procesos con el mundo externo : Mecanismo de E/S de información. Aspectos que diferencian

Más detalles

Organización del Computador. Entradas / Salidas

Organización del Computador. Entradas / Salidas Organización del Computador Entradas / Salidas Modelo de I/O Mapeo de I/O l En el espacio de memoria: se accede a través de instrucciones de lectura y escritura en memoria. l En un espacio de I/O: se accede

Más detalles

Arquitectura de Computadoras. Clase 2 Interrupciones

Arquitectura de Computadoras. Clase 2 Interrupciones Arquitectura de Computadoras Clase 2 Interrupciones Interrupciones Mecanismo mediante el cual se puede interrumpir el procesamiento normal de la CPU. Ejecución secuencial de instrucciones de un programa

Más detalles

SISTEMAS ELECTRÓNICOS DIGITALES

SISTEMAS ELECTRÓNICOS DIGITALES SISTEMAS ELECTRÓNICOS DIGITALES PRÁCTICA 6 SISTEMA DE ENCRIPTACIÓN 1. Objetivos - Estudio del funcionamiento de memorias RAM y CAM. - Estudio de métodos de encriptación y compresión de datos. 2. Enunciado

Más detalles

Tema: Microprocesadores

Tema: Microprocesadores Universidad Nacional de Ingeniería Arquitectura de Maquinas I Unidad I: Introducción a los Microprocesadores y Microcontroladores. Tema: Microprocesadores Arq. de Computadora I Ing. Carlos Ortega H. 1

Más detalles

Práctico 9 Repaso general

Práctico 9 Repaso general Práctico 9 Repaso general Ejercicio 1 (Ex. Set. 94 Pr.2) Se desea diseñar un sistema basado en un Z80 con un mecanismo que permita, una vez en funcionamiento, redireccionar los dispositivos de entrada/salida

Más detalles

Introducción Ejercicios PIC: Intel 8259 Más ejercicios Preguntas. Entrada/Salida. Polling e Interrupciones. Francisco García Eijó

Introducción Ejercicios PIC: Intel 8259 Más ejercicios Preguntas. Entrada/Salida. Polling e Interrupciones. Francisco García Eijó Entrada/Salida Polling e Interrupciones Francisco García Eijó Organización del Computador I Departamento de Computación - FCEyN UBA 31 de Mayo del 2011 Dispositivos de E/S Qué son los dispositivos de E/S?

Más detalles

Sistema Operativo. Repaso de Estructura de Computadores. Componentes Hardware. Elementos Básicos

Sistema Operativo. Repaso de Estructura de Computadores. Componentes Hardware. Elementos Básicos Sistema Operativo Repaso de Estructura de Computadores Capítulo 1 Explota los recursos hardware de uno o más procesadores Proporciona un conjunto de servicios a los usuarios del sistema Gestiona la memoria

Más detalles

Estructura de Computadores. Contenido. Sistema de E/S. 7.- E/S y dispositivos periféricos

Estructura de Computadores. Contenido. Sistema de E/S. 7.- E/S y dispositivos periféricos Estructura de Computadores 7.- E/S y dispositivos periféricos Contenido Clasificación y tipos de periféricos Módulos de E/S. Instrucciones de E/S. Técnicas de E/S. E/S programada. E/S mediante interrupciones.

Más detalles

ARQUITECTURA DE COMPUTADORES. 2º INGENIERÍA INFORMÁTICA. SOLUCIONES EJERCICIOS BOLETÍN TEMA 3 (Gestión de Memoria). Curso 04/05.

ARQUITECTURA DE COMPUTADORES. 2º INGENIERÍA INFORMÁTICA. SOLUCIONES EJERCICIOS BOLETÍN TEMA 3 (Gestión de Memoria). Curso 04/05. ARQUITECTURA DE COMPUTADORES 2º INGENIERÍA INFORMÁTICA SOLUCIONES EJERCICIOS BOLETÍN TEMA 3 (Gestión de Memoria) Curso 04/05 1 Antes de ver en qué entradas de la memoria caché van a ir los bloques asociados

Más detalles

INDICE Programa Entrada Unidad de control Unidad aritmética y lógica (ALU)

INDICE Programa Entrada Unidad de control Unidad aritmética y lógica (ALU) INDICE Capitulo 1. Qué es un computador? 1.1. Introducción 1 1.2. El computador como dispositivo electrónico 2 1.3. Cómo se procesa la información? 3 1.4.Diagrama de bloques de un computador 1.4.1. Información

Más detalles

Contenidos. Arquitectura de ordenadores (fundamentos teóricos) Elementos de un ordenador. Periféricos

Contenidos. Arquitectura de ordenadores (fundamentos teóricos) Elementos de un ordenador. Periféricos Arquitectura de ordenadores (fundamentos teóricos) Representación de la información Estructura de un microprocesador Memorias Sistemas de E/S Elementos de un ordenador Microprocesador Placa base Chipset

Más detalles

VDD (varios) VSS (varios) OSC_IN OSC_OUT OSC_OUT PB12. Analógica

VDD (varios) VSS (varios) OSC_IN OSC_OUT OSC_OUT PB12. Analógica APELLIDOS NOMBRE NIA CUESTIÓN 1 (2.5 puntos): Para una determinada aplicación se necesita tener conectado un dispositivo al STM32L152RB a través de los pines PB0 PB7, configurados para que el dispositivo

Más detalles

Mapas de Memoria y E/S

Mapas de Memoria y E/S Mapas de Memoria y E/S Sistemas con Microprocesadores http://www.herrera.unt.edu.ar/procesadores Conexiones internas del CPU08 Dentro del mc el CPU08 se vincula con memoria y con los dispositivos de E/S

Más detalles

PROBLEMAS TEMA 3: Unidad de Entrada/Salida

PROBLEMAS TEMA 3: Unidad de Entrada/Salida PROBLEMAS TEMA 3: Unidad de Entrada/Salida Problemas propuestos en examen 3.1 Un computador dispone de un canal multiplexor que controla 2 unidades de disco y 2 unidades de cinta. Las unidades de disco

Más detalles

Ejercicio * N N X X X X X X X X X X X X X X X X X X X X

Ejercicio * N N X X X X X X X X X X X X X X X X X X X X Se envía a través de una conexión RS232 8N1 de 9600 baudios una trama de datos que debe ser recibida por una PC. La trama tiene el siguiente formato : * N N X X X X X X X X X X X X X X X X X X X X Donde:

Más detalles

EL BUS I2C CARACTERISTICAS. Fernando Remiro

EL BUS I2C CARACTERISTICAS. Fernando Remiro CARACTERISTICAS Fernando Remiro 1 CARACTERÍSTICAS Utiliza 2 líneas para transportar la información entre los distintos periféricos conectados al bus SDA (datos) SCL (reloj) Cada dispositivo se identifica

Más detalles

MEMORIA EJERCICIO 1 EJERCICIO 2

MEMORIA EJERCICIO 1 EJERCICIO 2 MEMORIA EJERCICIO 1 Determinar el mapa de memoria de un procesador con 16 señales de bus de direcciones, una señal de asentimiento de bus de direcciones AS, una señal de lectura R, otra de escritura W

Más detalles

Memoria y Buses. Organización de Computadoras Universidad Nacional de Quilmes

Memoria y Buses. Organización de Computadoras Universidad Nacional de Quilmes Memoria y Buses Organización de Computadoras Universidad Nacional de Quilmes Índice 1. Memoria Principal e instrucciones 1 1.1. Operaciones sobre la memoria.................... 3 1.2. Interconexión.............................

Más detalles

Registros. Registro de Corrimiento Básico

Registros. Registro de Corrimiento Básico Registros. Son dispositivos digitales donde se obtiene almacenamiento temporal. Dado que la memoria y el desplazamiento de información son sus características básicas, los registros son circuitos secuenciales

Más detalles

PIC 16F87X. Juan González. Escuela Politécnica Superior Universidad Autónoma de Madrid. Flir Networked Systems. Flir Networked Systems

PIC 16F87X. Juan González. Escuela Politécnica Superior Universidad Autónoma de Madrid. Flir Networked Systems. Flir Networked Systems PIC 16F87X Juan González Andrés Prieto-Moreno Ricardo Gómez Escuela Politécnica Superior Universidad Autónoma de Madrid Flir Networked Systems Flir Networked Systems Curso de microcontroladores PIC. Semana

Más detalles

CUESTIÓN (2 puntos): SOLUCIÓN:

CUESTIÓN (2 puntos): SOLUCIÓN: CUESTIÓN (2 puntos): Escriba las instrucciones en C necesarias para realizar las siguientes operaciones, sin alterar el comportamiento del resto del sistema: a) Configurar el pin PB12 como entrada digital

Más detalles

APUNTE DEL 8155 ELECTRÓNICA DIGITAL III

APUNTE DEL 8155 ELECTRÓNICA DIGITAL III APUNTE DEL 8155 ELECTRÓNICA DIGITAL III Revisión 1.1 Marzo, 2011 Interfaz a periférico 8155 Descripción general El chip 8155 es un dispositivo introducido por Intel en 1977. Contiene memoria RAM (SRAM)

Más detalles

ARQUITECTURA DE COMPUTADORES. 2º INGENIERÍA INFORMÁTICA. SOLUCIONES Problemas de Gestión de Memoria Etiqueta Índice byte

ARQUITECTURA DE COMPUTADORES. 2º INGENIERÍA INFORMÁTICA. SOLUCIONES Problemas de Gestión de Memoria Etiqueta Índice byte ARQUITECTURA DE COMPUTADORES 2º INGENIERÍA INFORMÁTICA SOLUCIONES Problemas de Gestión de Memoria 1 Antes de ver en qué entradas de la memoria caché van a ir los bloques asociados a las referencias que

Más detalles

Aquesta segona part de l examen consta de 2 fulls. Heu de contestar en la mateixa fulla on es troba la pregunta.

Aquesta segona part de l examen consta de 2 fulls. Heu de contestar en la mateixa fulla on es troba la pregunta. PART 2 FULL 1 Aquesta segona part de l examen consta de 2 fulls. Heu de contestar en la mateixa fulla on es troba la pregunta. 1. (1,5 punts) Dissenyar una unitat de control d un datapath emprant un Comptador

Más detalles

Introducción a la arquitectura de computadores

Introducción a la arquitectura de computadores Introducción a la arquitectura de computadores Departamento de Arquitectura de Computadores Arquitectura de computadores Se refiere a los atributos visibles por el programador que trabaja en lenguaje máquina

Más detalles

Facultad de Informática Universidad Euskal Herriko del País Vasco Unibertsitatea Arquitectura de Computadores I Guión de los laboratorios de E/S 1

Facultad de Informática Universidad Euskal Herriko del País Vasco Unibertsitatea Arquitectura de Computadores I Guión de los laboratorios de E/S 1 Arquitectura de Computadores I Guión de los laboratorios de E/S 1 Con el objetivo de afianzar los conceptos sobre entrada/salida estudiados en este tema, se proponen una serie de prácticas de laboratorio

Más detalles

Interrupciones y entrada/salida

Interrupciones y entrada/salida Departamento de Automática 1 / 15 Índice Mapa de entrada/salida Instrucciones IN/OUT Modo de operación Registros Habilitación de interrupciones Marco de interrupción Procesamiento de una interrupción 2

Más detalles

16/11/2011. Contenido. Comunicación con Dispositivos I/O. Comunicación con Dispositivos I/O. Comunicación con Dispositivos I/O.

16/11/2011. Contenido. Comunicación con Dispositivos I/O. Comunicación con Dispositivos I/O. Comunicación con Dispositivos I/O. Contenido Conceptos básicos de interrupciones de entrada/salida Convertidores A/D Y D/A Unidad 6 Dispositivos de Entrada/Salida Programables Microprocesadores Dispositivos Programables PPI 8255 Timer 8253

Más detalles

Introducción a la Computación. Capítulo 10 Repertorio de instrucciones: Características y Funciones

Introducción a la Computación. Capítulo 10 Repertorio de instrucciones: Características y Funciones Introducción a la Computación Capítulo 10 Repertorio de instrucciones: Características y Funciones Que es un set de instrucciones? La colección completa de instrucciones que interpreta una CPU Código máquina

Más detalles

ESTRUCTURA DE MICROPROCESADORES

ESTRUCTURA DE MICROPROCESADORES ESTRUCTURA DE MICROPROCESADORES Interfaz básica de E/S Comunicación paralelo Profesor Ing. Johan Carvajal Godínez Interfaz básica de entrada/salida Permiten la comunicación de microprocesador con otros

Más detalles

UNIDAD 3 ARQUITECTURA DEL Z80. Microprocesadores Otoño 2011

UNIDAD 3 ARQUITECTURA DEL Z80. Microprocesadores Otoño 2011 1 UNIDAD 3 ARQUITECTURA DEL Z80 Microprocesadores Otoño 2011 Contenido 2 Arquitectura interna del Z-80 Interface Ciclos de máquina y temporización del bus de comunicación. Conjunto de Instrucciones Arquitectura

Más detalles

Cuando se mueven grandes cantidades de datos se necesita una técnica mejor DMA

Cuando se mueven grandes cantidades de datos se necesita una técnica mejor DMA En los dos métodos vistos hasta ahora para controlar E/S la CPU debe intervenir de forma activa para transferir datos entre la memoria y el periférico. Cuando se mueven grandes cantidades de datos se necesita

Más detalles

Mapeo en el P 8086 de Intel

Mapeo en el P 8086 de Intel Mapeo en el P 8086 de Intel Ing. Silvia Domizi Ing. Diego Alegrecci Mapeo Microprocesador 8086 1 Introducción Mapeo Microprocesador 8086 2 Mapeo Mapear un dispositivo, es asignarle un intervalo definido

Más detalles

Elementos constituyentes de la ejecución de un programa

Elementos constituyentes de la ejecución de un programa Micro-Operaciones En la ejecución de un programa en una computadora, se ejecutan instrucciones, que pueden subdividirse en ciclos: Búsqueda/Ejecución Cada ciclo se compone a su vez de una serie de operaciones

Más detalles

Entrada y Salida! EC-2721 Arquitectura del Computador I! Entradas/Salidas: Problemas. Entradas salidas: Criterios. Amplia variedad de periféricos!

Entrada y Salida! EC-2721 Arquitectura del Computador I! Entradas/Salidas: Problemas. Entradas salidas: Criterios. Amplia variedad de periféricos! Entrada y Salida Velocidades de transferencia típicas en Dispositivos I/O EC-2721 Arquitectura del Computador I William Stallings, Computer Organization and Architecture, Cap. 7 Universidad Simón Bolívar

Más detalles

PicController. Manual de usuario. Raquel Sánchez Díaz

PicController. Manual de usuario. Raquel Sánchez Díaz PicController Manual de usuario Raquel Sánchez Díaz Tabla de Contenidos 1. INTRODUCCIÓN...1 2. DESCRIPCIÓN DE LA VENTANA PRINCIPAL...1 2.1. MENÚ CONFIGURACIÓN...2 2.2. MENÚ PUERTO SERIE...2 2.3. MENÚ

Más detalles

Interfaces de Entrada / Salida

Interfaces de Entrada / Salida 4-1 Interfaces de Entrada / Salida Familia de Circuitos que permiten adaptar, leer y/o gobernar señales externas desde y hacia un sistema microprocesador 4-2 1 Tipos de Entradas / Salidas A) Formato de

Más detalles

TEMA 4 ESTRUCTURA VON-NEUMANN DEL COMPUTADOR DIGITAL

TEMA 4 ESTRUCTURA VON-NEUMANN DEL COMPUTADOR DIGITAL TEMA 4 ESTRUCTURA VON-NEUMANN DEL COMPUTADOR DIGITAL 1. ESTRUCTURA GENERAL DE UN COMPUTADOR VON-NEUMANN. Unidad de memoria (UM) Unidad Aritmético Lógica (UAL) Unidad de control (UC) Buses. Unidades de

Más detalles