Dispositivos Electrónicos

Dispositivos Electrónicos AÑO: 2010 TEMA 7: MEMORIAS SEMICONDUCTORAS Rafael de Jesús Navas González Fernando Vidal Verdú

1/21 TEMA 7: MEMORIAS SEMICONDUCTORAS 7.1. Introducción. Tipología general. Memorias semiconductoras. 7.2. Memorias no volátiles de acceso aleatorio: Memorias ROM. 7.2.1 ROM basadas en diodos o transistores BJTs. 7.2.2 ROM basadas en transistores MOSFET. 7.2.3 Programación de las memorias ROM. 7.3. Memorias volátiles de acceso aleatorio: Memorias RAM. 7.3.1 Arquitectura básica general 7.3.2 RAM estática. Celda básica: celda básica NMOS. Accesos de lectura y escritura. 7.3.3 RAM dinámica. Celda básica: celda básica NMOS. Accesos de lectura y escritura. Refresco.

2/21 TEMA 7: Memorias Semiconductoras OBJETIVOS Al estudiar este tema el alumno debe ser capaz de: Realizar una clasificación de los diferentes dispositivos de memoria, atendiendo a diferentes criterios. Idedntificar los dispositivos que se denominan memorias semiconductoras y su aplicación en los sistemas digitales. Identificar la estructura y características de diseño y/o programación de diferentes dispositivos de memoria de solo lectura: ROM, PROM, EPROM, EEPROM. Identificar la estructura y sistema de acceso a la información almacanada en los diferentes dispositivos de memoria de lectura y escritura: RAM. Identificar y distinguir las principales semejanzas y diferencias en cuanto a la estructura, sistema de acceso y almacenamiento de la información de los dispositivos de memoria denominados RAM estática y RAM dinámica.

3/21 LECTURAS COMPLEMENTARIAS Navas González, R y Vidal Verdú, F. "Curso de Dispositivos Electrónicos en Informática y Problemas de Examen Resueltos" UMA 2006 (Manual 70). Tema 7: pag. 269-308 Fernández Ramos, J. y otros, "Dispositivos Electrónicos para Estudiantes de Informática" Universidad de Málaga / Manuales 2002. Tema 7: pag. 177-192. Pollán Santamaría, Tomás, "Electrónica Digital I. Sistemas Combinacionales", Prensas Universitarias de Zaragoza 2003. TEMA 9: pag. 197-208. Pollán Santamaría, Tomás, "Electrónica Digital II. Sistemas Secuenciales", Prensas Universitarias de Zaragoza 2003. TEMA 19: pag. 177-204, TEMA 20: pag. 205-228. Malik, N.R.,"Circuitos Electrónicos. Análisis, Simulación y Diseño", Editorial Prentice-Hall 1996. Tema 14: 1073-1084. Floyd. T.L. "Fundamentos de Sistemas Digitales", Prentice Hall 1996. Tema 12: pag. 594-644. Daza A. y García J. "Ejercicios de Dispositivos Electrónicos" Universidad de Málaga/Manuales 2003. Tema 5: pag 253-262. http://www.jegsworks.com/lessons-sp/lesson6/lesson6-1.htm http://www.pcguide.com/ref/ram/index.htm

4/21 DISPOSITIVOS DE MEMORIA En el contexto de los sistemas electrónicos, y en sentido genérico, llamamos memoria a cualquier dispositivo físico capaz de almacenar información. TIPOLOGíA Naturaleza Física del sistema de almacenamiento: Magnética Optica Electrónica Cintas y discos (duros o disquetes) Modo de acceso a la información: CD-RW DVD CD-ROM Flip-flops Chips de memoria Pendrive De acceso secuencial De acceso aleatorio Mantenimiento de la información: Volátiles No volátiles Tiempo de Acceso/Velocidad de operación: Capacidad de almacenamiento:

DISPOSITIVOS DE MEMORIA 5/21 JERARQUIA DE MEMORIA EN UN ORDENADOR CAPACIDAD CRECIENTE REGISTROS SRAM Microprocesador DRAM ROM PROM EPROM FLASH Memoria principal DISCO MAGNÉTICO: DISCO DURO, DISQUETES, CINTAS DISCO ÓPTICO: CDROM CDWR DVD OTROS Memoria semiconductoras Memoria secundaria o masiva COSTE CRECIENTE MEMORIAS SEMICONDUCTORAS Dispositivos de almacenamiento de información realizados con tecnología de circuitos integrados (VLSI ULSI) Fundamentales en sistemas basados en microprocesadores, por su flexibilidad y tiempo de acceso reducidos, bajo consumo y alta capacidad. Bus de direcciones Microprocesador Bus de Control RAM LEC/ESC ROM Registros E/S Bus de datos

6/21 MEMORIAS SEMICONDUCTORAS TIPOLOGíA MEMORIAS SEMICONDUCTORAS ACCESO SECUENCIAL ACCESO ALEATORIO (RAM) FIFO (Buff.) LIFO (Pilas) Reg. de desplaz. Disp. acoplados por carga (CCD) De lectura y escritura De solo lectura (ROM) Dinámicas DRAM Estáticas SRAM Programable en campo PROM Programable en máscara ROM Refresco externo pseudoestáticas Reprogramable EPROM Programable Una sola vez (Fusibles) PROM Borrable con luz ultravioleta EPROM Reprogramable eléctricamente EEPROM

7/21 MEMORIAS DE SOLO LECTURA (ROM) n entradas ROM 2 n x m m salidas n Dec nx2 n 0 1 2 n -2 2 n -1 0 1 m-2 m-1 A B O A B O PUERTA OR PUERTA NOR V DD VA VO M t VB D A V o D B R V A M A V B M B

8/21 ROM CON DIODOS O BJTs PUERTA OR V1 VO D 1 V2 D 2 rom programada por máscara (mask programmable) Vn D n R 0 ENTRADAS DECODIFICADOR 1 2 3 4 5 6 7 SALIDAS entrada 0(decimal) 1 0 1 0 0 1 0 1 entrada 1(decimal) 0 0 0 1 0 0 0 0 entrada 2(decimal) 1 0 0 0 1 0 1 0 entrada 3(decimal) 0 1 0 0 0 0 0 0 entrada 4(decimal) 1 0 0 1 0 0 0 1 entrada 5(decimal) 0 0 0 0 0 1 0 0 entrada 6(decimal) 0 0 1 0 0 0 0 1 entrada 7(decimal) 1 0 0 0 1 0 0 0

9/21 PUERTA NOR V DD M t V o ROM CON MOS - MATRIZ NOR rom programada por máscara (mask programmable) V 1 M 1 V 2 M 2 V n ENTRADAS M n DECODIFICADOR 0 1 2 3 4 5 6 7 SALIDAS entrada 0(decimal) 0 1 0 1 1 0 1 0 entrada 1(decimal) 1 1 1 0 1 1 1 1 entrada 2(decimal) 0 1 1 1 0 1 0 1 entrada 3(decimal) 1 0 1 1 1 1 1 1 entrada 4(decimal) 0 1 1 0 1 1 1 0 entrada 5(decimal) 1 1 1 1 1 0 1 1 entrada 6(decimal) 1 1 0 1 1 1 1 0 entrada 7(decimal) 0 1 1 1 0 1 1 1

10/21 PUERTA NAND V DD ROM CON MOS - MATRIZ NAND V 1 M t M 1 V o rom programada por máscara (mask programmable) V 2 M 2 V n M n 0 ENTRADAS DECODIFICADOR 1 2 3 4 5 6 7 SALIDAS entrada 0(decimal) 1 0 1 0 0 1 0 1 entrada 1(decimal) 0 0 0 1 0 0 0 0 entrada 2(decimal) 1 0 0 0 1 0 1 0 entrada 3(decimal) 0 1 0 0 0 0 0 0 entrada 4(decimal) 1 0 0 1 0 0 0 1 entrada 5(decimal) 0 0 0 0 0 1 0 0 entrada 6(decimal) 0 0 1 0 0 0 0 1 entrada 7(decimal) 1 0 0 0 1 0 0 0

11/21 PROGRAMABILIDAD EN LAS ROM rom programada por usuario (field programmable) CON BJTs Fusible V LActiva CON MOS Dispositivo sin programar puerta drenador puerta flotante G D S fuente n+ n+ p D G Dispositivo de puerta flotante Dispositivo programado S aislante I D I D VT V GS n+ n+ p V LActiva V*T V GS

12/21 PROGRAMACIÓN EN LAS ROM MOS Celda FAMOS (floating avalanche MOS) Rayos Ultravioleta S G V G = V PP D n+ n+ p V D V PP S G D n+ n+ p 128K x 8 celdas: 13.1 segundos para programar, y 20 minutos para borrar Celda FLOTOX (floating-gate tunnel-oxide) S G V G = V PP n+ n+ p D V D = 0 S G V G = 0 n+ n+ p D V D = V PP Celda FLASH S G V G = V PP D n+ n+ p V D V PP V S = V PP S G V G = 0 D n+ n+ p 256K x 8 celdas: 2.6 segundos para programar, y 1 segundo para borrar

EPROM ST Micro: BORRABLE CON LUZ ULTRAVIOLETA 13/21 - Tecnología CMOS - Capacidad 32k x 8bits ENCAPSULADO EPROM PIN-OUT SIMBOLO ESTÁNDAR CICLO DE LECTURA

MEMORIAS DE LECTURA Y ESCRITURA (RD/WR Memory) 14/21 CICLO DE LECTURA WE A(11:0) CS D o tsa t ha t dcd t dd t wc t df t hdl CICLO DE ESCRITURA WE A(11:0) CS D IN t sa t ha t dcd t wc t sd t df t hde

MATRIZ DE CELDAS DE MEMORIA: CELDAS BÁSICAS 15/21 Organización de una Memoria de Lectura y Escritura Array de Celdas de Memoria X 1 Lineas de selección de fila X M W Y 1 Y N R Entrada Salida Celdas Básicas Lineas de selección de columna SRAM Celda de Memoria Estática v ia A v oa DRAM Celda de Memoria Dinámica v ob B v ib

16/21 RAM ESTÁTICA: PRINCIPIO PRINCIPIO: Celda Biestable A v ia v oa v oa v ib Q 1 A v ob v ib B B (0,0) v ia v ob Q 0 v ia v ob 0 1 A 1 0 A v oa v ia v ib v ob B B v oa v ib Celda Básica NMOS Línea de dato C Columnas C Selección de filas Llave analógica

17/21 EL MOS COMO LLAVE ANALÓGICA LLAVE ANALÓGICA NMOS Control 0 OFF Circuito abierto 1 D S ON Cortocircuito óhmica I D (0,0) V DS

RAM ESTÁTICA: CELDA Y ARQUITECTURA 18/21 CELDA BÁSICA NMOS C C X j Fila Celda ij W R Y j Entrada Columna Salida ARRAY DE CELDAS X 1 X M Entrada W Y 1 Y N R Salida

C RAM ESTÁTICA: OPERACIÓN No selección C C C 19/21 Columnas X j = 0 Columnas X j Celda ij Celda ij Y j Selección Lectura C C Y j = 0 Columnas X j = 1 Celda ij W = 0 R= 1 Y j = 1 Entrada SelecciónEscritura C Columnas C Salida X j = 1 Celda ij W = 1 R = 0 Y j = 1 Entrada Salida

RAM DINÁMICA 20/21 PRINCIPIO + + V C V C 0 V DD CARGADO: SE ALMACENA UN UNO DESCARGADO: SE ALMACENA UN CERO CELDA BÁSICA Línea de sensado de columna Selección de fila ARRAY DE CELDAS X 1 X M Amplificador sensor Amplificador sensor Entrada W Y 1 Y N Salida R

21/21 Reconocimientos: La foto "Electronic Memory", en pag. 4 es una obra de Steve Jurvetson bajo licencia Creative Commons Atribución 2.0 Genéric. Fuente: Wikimedia Commoms La foto "Eprom32k", en pag. 13 es una obra de Bill Bertram bajo licencia Creative Commons Genérica de Atribución/Compartir-Igual 2.5. Fuente: Wikimedia Commoms