Mapa de memoria memoria CACHÉ Miguel Ángel Asensio Hernández, Profesor de Electrónica de Comunicaciones. Departamento de Electrónica, I.E.S. Emérita Augusta. 06800 MÉRIDA.
Segmentación de la memoria
Estructuración del sistema de memoria
extendida
La memoria expandida Es la memoria que se encuentra por encima de la memoria convencional y puede llegar a los 32MB de capacidad. La usan los programas que necesitan manejar grandes cantidades de datos. 16kB 16kB 16kB 16kB
LA MEMORIA CACHÉ distribución actual de la caché. La memoria caché almacena una copia de ciertas partes de la memoria principal. Cuando la CPU intenta leer una palabra de memoria en primer lugar comprueba si la palabra deseada está ya en la caché.
En todos los ciclos de instrucción la CPU accede a memoria al menos una vez para buscar la instrucción, y frecuentemente realizará múltiples accesos para leer o almacenar datos. La velocidad con que la CPU puede ejecutar instrucciones está claramente limitada por el tiempo de ciclo de memoria. Esta limitación plantea un problema importante debido a la diferencia de velocidad entre la CPU y la Memoria Principal. (Incorporada en la CPU) distribución anterior de la caché.
Surge la necesidad de establecer un compromiso entre velocidad, coste y capacidad. Idealmente, se debería diseñar la memoria principal utilizando la misma tecnología que la empleada en los registros internos de la CPU. Esta solución es evidente que resulta demasiado costosa. Por tano, la solución adoptada pasa por colocar una memoria pequeña y rápida entre la CPU y la memoria principal. Debido al fenómeno de localidad de las referencias a memoria, es probable que cuando se transfiere un bloque de datos a la memoria caché, las futuras llamadas a memoria se hagan a otras palabras contenidas en el bloque transferido.
Operación de lectura en caché.
Estructura de relación entre memoria principal y memoria caché.. palabra k del bloque 0 directorio La memoria caché está formada por bloques que constituyen la cantidad mínima de información que puede estar presente en ella y en la memoria principal de forma simultánea. Con el fin de efectuar las transferencias de información entre la memoria principal y la memoria caché, de manera efectiva, se considera que aquella está constituida por una serie de bloques de longitud fija, de K palabras por bloque (K-Words). La memoria caché, por su parte, contiene C bloques de k palabras cada uno.
La memoria caché tiene que disponer de un directorio que consta de etiquetas que permiten identificar qué bloques de la memoria principal se encuentran en cada momento en la caché. Acceso a la memoria caché en una operación de lectura. Id. de bloque posición Dirección generada por el procesador directorio etiqueta 0 etiqueta 1 etiqueta 2 Caché acierto bloque bloque 0 bloque 1 bloque 2 fallo (leer de la memoria principal) CPU etiqueta C-2 bloque C-2 etiqueta C-1 bloque C-1 La CPU genera una dirección para llevar a cabo un acceso a memoria. En dicha dirección va implícita una consulta a la caché; desde el punto de vista de la caché esta dirección está formada por dos campos: el campo identificador de bloque y el campo de posición del bloque.
Debido al principio de localidad, antes de finalizar la operación de lectura solicitada por el procesador se deberá actualizar el contenido de la caché. Esta actualización lleva consigo la sustitución de uno de los bloques de la memoria caché, así como la modificación de la etiqueta correspondiente. Arquitecturas de cachés. Write-through (escritura inmediata): escribe los datos en caché y en memoria; se apoyan en buffers de escritura. Write-back (escritura diferida): escribe los datos sólo en caché (mejora en un 10% el rendimiento de la anterior). Organización de la memoria caché. Correspondencia directa. Correspondencia totalmente asociativa. Correspondencia asociativa por conjuntos.
Cuando la CPU genera una dirección para acceder a memoria, su formato desde el punto de vista de la memoria caché se divide en tres campos: etiqueta, bloque, palabra. Se compara la etiqueta de ese bloque de la caché con el campo etiqueta de la dirección solicitada por el procesador. En la caché de mapa directo, una posición específica en el interior de la caché corresponde a varias posiciones dentro de la MP. Esto significa que cuando la CPU requiere un determinado dato, la caché tiene que desplazarse a una posición interna para obtener el dato.
Niveles de caché. En la actualidad
CPU Tamaño de la Caché
Memoria virtual Miguel Ángel Asensio Hernández, Profesor de Electrónica de Comunicaciones. Departamento de Electrónica, I.E.S. Emérita Augusta. 06800 MÉRIDA.