Electrónica Front-End para el muro tprcs del espectrómetro HADES Daniel Belver LabCAF, Universidad de Santiago de Compostela 1ª Reunión de trabajo-19 de diciembre 2008
El espectrómetro HADES. Las s de HADES. ÍNDICE Electrónica Front-End (FEE) para las s de HADES. Arquitectura de la FEE. Diseño de la DaughterBOard. Diseño de la MotherBOard. Tarjeta de baja tensión. DAQ: tarjeta TRB de adquisición. Resultados para beam de 12 C+Be-Nb (GSI, Oct07). Conclusiones.
HADES: High igh Acceptance Di-Electron Spectrometer (GSI, Darmstadt-Alemania) HADES (GSI, Darmstadt) es un espectrómetro desarrollado para analizar las propiedades de la materia en colisiones nucleares a 2.GeV. Colaboración 200 investigadores, 20 laboratorios y 12 países. HADES corte vertical HADES vista lateral Beam Muro s Bajos ángulos
s EN HADES Celdas aisladas: crosstalk<1% Left Center Right doble capa ~200 celdas Aceptancia geométrica ~100% Diseñada por el LIP 1 sector ~100celdas x 2capas=200 celdas 6 sectores ~1200 celdas
Arquitectura de FEE y DAQ (I) 2 tarjetas para FEE: Motherboard (MBO) + Daughterboard (DBO). DBO MBO Amplificación y digitalización (4canales). - 1 etapa amplificación, salida digital LVDS y QtoW para medir la carga. Tensión, señal de test, comunicación con DAQ (32 canales). - Reguladores, thresholds DACs, señales de test, lógica del trigger. TRB Tarjeta de adqusición (controlable con un PC). MBO DBOs MBOs DBO
Arquitectura de FEE y DAQ (II) Data acquisition system TRB Front End MB DB cells Ethernet signals 48V Commercial power supply 5 3.3-5 DC-DC converter 5V,-5V,3.3V signals Low voltage system
Arquitectura de FEE y DAQ (II) Data acquisition system TRB Front End MB DB cells Ethernet signals 48V Commercial power supply 5 3.3-5 DC-DC converter 5V,-5V,3.3V signals Low voltage system
Arquitectura de FEE y DAQ (II) Data acquisition system TRB Front End MB DB cells Ethernet signals 48V Commercial power supply 5 3.3-5 DC-DC converter 5V,-5V,3.3V signals Low voltage system
DaughterBOard-MotherBOard MotherBOard-TRB Parte analógica Parte digital PHILIPS BGM1013 amp (35.5dB,1GHz) Comparador MAX9601 dual PECL: Latch Enable para formar la señal de salida TI OPA690 amp para QtoW Conversor TI SN65LVDS100 PECL-LVDS Transistor PHILIPS BFT92 PNP (5 GHz) para sumar el trigger de multiplicidad
DaughterBOard-MotherBOard MotherBOard-TRB Parte de la FEE conectada a las celdas (diseñada en USC). Tiempo y carga codificadas en una señal digital LVDS. Consumo 500mW/ch. Carga-anchura Tiempo llegada Tiempo llegada (medida ToF) flanco subida. Carga de las señales (medida QtoW) anchura pulso.
DaughterBOard-MotherBOard MotherBOard-TRB Interfaz entre DBOs y TRB (diseñada entre GSI y IFIC-Valencia). MBO es el soporte para 32 canales (8 DBOs) y 12 canales (3 DBOs) para minimbos. 1 sector completo 12x8+4x3 MBOs= 108 DBOs.
DaughterBOard-MotherBOard MotherBOard-TRB Low level trigger (N to 1) Connector to TRB Test signal distribution DC filter DC filter DC filter LVDS conv +5V -5V +3.3V DC input DC filter DAC DAC DAC DAC DAC DAC DAC DAC inverters inverters inverters inverters inverters inverters inverters inverters Connector to DB Connector to DB Connector to DB Connector to DB Connector to DB Connector to DB Connector to DB Connector to DB
Arquitectura de FEE y DAQ (II) Data acquisition system TRB Front End MB DB cells Ethernet signals 48V Commercial power supply 5 3.3-5 DC-DC converter 5V,-5V,3.3V signals Low voltage system
Arquitectura de FEE y DAQ (II) Data acquisition system TRB Front End MB DB cells Ethernet signals 48V Commercial power supply 5 3.3-5 DC-DC converter 5V,-5V,3.3V signals Low voltage system
Tarjeta de baja tensión Basadas en módulos convertidores DC-DC con filtros en entradas y salidas (diseñada en Valencia): - Entrada: +48V Salidas: +5V, -5V, +3.3V. - Preparado para monitorizar corriente y tensión. - 1 tarjeta alimenta ½sector = 6MBOs + 2 minimbos. - Resolución en tiempo es similar a PS lineales.
DaughterBOard-MotherBOard MotherBOard-TRB TRB (TDC Readout Board) 128 multihit TDC channels (CERN s HPTDC) Computing power: FPGA+DSP Control: ETRAX single chip computer + UNIX Comunications: Ethernet+optical link (2Gbit/s) Diseñada en GSI (ver charla D. González-Díaz)
DaughterBOard-MotherBOard MotherBOard-TRB Actual diseño TRB 1 sector completo 3 TRBs + 1 TRB 12 MBOs 4 minimbos 96 DBOs 12 DBOs
Setup experimental en 12 C beam DBs MBs MBOs TRBs LV minimbos 48VDC
Resolución n temporal de la FEE ToF threshold=-15mv <σ ch > 40ps Resolución temporal cadena FEE 40ps/ch (DBO+MBO+TRB) Resolución temporal FEE 15ps/ch (DBO+MBO)
Resolución n temporal FEE+ ToF threshold=-50mv Sin corrección Con corrección carga σ ch =106ps σ ch =75ps Time difference (ps) Time difference (ps) Resolución temporal FEE+ 75ps/ch 5600V<HV<6000V
Medidas QtoW ToF threshold=-50mv Espectros de carga QtoW left side QtoW right side
Conclusiones FEE características: - Motherboard+Daughterboard para amplificación y digitalización. - Tarjeta TRB para la adquisición. - Moderado consumo, 650mW/ch DBO+MBO. - Resolución temporal media FEE de 15ps/canal (DBO+MBO) y 40 ps/ch con TRB. - Resolución temporal media de 80 ps/canal con la. TRASGO: - Aplicación inmediata para TRASGO manteniendo diseño s. - Consumos por 128 canales: 1 TRB 10-20 W. 4 MBOs+32 DBOs 90-100 W. Consumo total 120 W/TRB