TARJETA DE ADQUISICIÓN DE DATOS Y CONTROL

Transcripción

1 UNIDAD VII TARJETA DE ADQUISICIÓN DE DATOS Y CONTROL Las computadoras personales tienen ranuras de expansión para conectar las tarjetas controladoras de periféricos (ver figura 7.1). Es en esta ranura donde se conecta las tarjetas de adquisición de datos y de control, su objetivo es el de hacer posible la comunicación de la computadora con el mundo real. Su función es tomar señales eléctricas analógicas o digitales provenientes del mundo exterior y convertirlas en datos interpretables por los programas que se estén ejecutando, además de controlar, es decir, convertir algunos datos generados por dichos programas en señales eléctricas para enviarlas a otras tarjetas de control o emplearlas directamente por el usuario para activar algún actuador, o simplemente para observar el flujo del programa con fines de depuración. Bus del Sistema Tarjeta de adquisición y Control Figura 7.1 Tarjeta de aquisición de datos y control Control Digital M.C. Jaime Cid Monjaraz 124

2 INTERFAZ A LA COMPUTADORA Para obtener información de algún sensor para que la computadora haga un análisis se requiere de una interfaz. * Rango: Cantidad de pedacitos digitales utilizados para representa r Digital un valor analógico a escala completa. * Velocidad: Tiempo en que se toma la muestra. Señal * Linealidad: Es la medida de la relación entre el valor de Analógica entrada analógico y el valor de salida digital. *ResoluciónVoltaje : o corriente por bit. INTERFACES E/S. Se denomina interfaz a todo tipo de dispositivos, tarjetas o cualquier instrumento de hardware diseñado para comunicar dos sistemas que en principio son diferentes pero que la interfase les hace hablar un lenguaje común. Se encarga del control de la comunicación bidireccional entre el CPU y cualquier dispositivo periférico. Los dispositivos de entrada o salida conectados a la computadora en línea reciben el nombre de periféricos. Control Digital M.C. Jaime Cid Monjaraz 125

3 Los periféricos conectados a una computadora necesitan enlaces de comunicación especiales para conectarlos con la unidad central de procesamiento. El objetivo de un enlace de comunicación consiste en resolver las diferencias que existen entre la computadora central y cada dispositivo periférico. Las diferencias principales son: 1.- Los periféricos son dispositivos electromecánicos y su forma de operación es diferente de la CPU y la memoria los cuales son dispositivos electrónicos. 2.- La velocidad de transferencia de datos en los dispositivos periféricos suele ser menor que la del CPU. 3.- Los códigos y formatos de datos en los dispositivos periféricos difieren del formato de palabras en el CPU y la memoria. 4.- Los modos de operación de dispositivos periféricos difieren entre si y cada uno debe ser controlado de manera que no altere la operación de otros periféricos conectados al CPU. Para resolver estas diferencias, los sistemas de computación incluyen componentes de hardware especiales entre el CPU y los periféricos, que supervisan y sincronizan todas las transferencias de entrada y salida. Estos componentes se conocen como unidades de interfaz porque sirven de enlace entre el bus procesador y el dispositivo periférico. Un enlace de comunicación típico entre la CPU y varios dispositivos periféricos se ilustra en la Figura. Control Digital M.C. Jaime Cid Monjaraz 126

4 Una unidad interfaz de E/S típica se muestra en forma de diagrama de bloques. Esta consta de dos registros de datos llamados puertos, un registro de control, un registro de estado o condición, un bus bidireccional de datos, y circuitos de sincronización y control. Los datos de E/S del dispositivo se pueden transferir al puerto A o al puerto B. La interfaz puede operar con un dispositivo de entrada o de salida. El registro de control recibe información de control del CPU. Al cargar bits adecuados en el registro de control, la interfaz y el dispositivo se pueden poner en diversos modos de condición. 7.1 EL BUS DE LA PC. Cada una de la PCs XT o AT trae internamente una serie de ranuras en las cuales se pueden insertar una serie de tarjetas de propósitos específicos, estas ranuras se conocen como "slots" y contienen como mínimo 62 líneas paralelas. Estas líneas proporcionan las señales que son necesarias para que algún equipo pueda ser unido a la computadora. El canal o ducto de una computadora consiste en un número de pistas de material conductor. Las tarjetas -comunicadas entre si-, se hallan conectadas a dichas pistas, donde son utilizadas algunas señales de control de flujo de la información. Sólo a una tarjeta le es permitido enviar o recibir datos del bus en un instante dado. El bus principal de una computadora está formado por líneas de datos, direcciones, control y alimentación. Normalmente, el bus de direcciones consiste de 20 líneas paralelas, y es a través de estas líneas que la unidad central de proceso envía las direcciones de las localidades. El bus de datos mínimo consiste en 8 líneas paralelas bidireccionales, esto debido a la necesidad del manejo de la información hacia el interior y hacia el exterior, por parte del sistema y el usuario. El bus de datos es el encargado de transportar la información dentro del sistema. Muchos dispositivos en un sistema tienen sus entradas o salidas conectadas a este bus de datos, pero como solamente un dispositivo puede accesar o ser accesado en un mismo instante por el sistema -para que los otros permanezcan inadvertidos o deshabilitados-, su conexión debe ser en forma de tres estados. Control Digital M.C. Jaime Cid Monjaraz 127

5 El bus de control consiste en líneas paralelas por las que circulan, las señales de mando del sistema, llevando información sobre la temporización del sistema, información de órdenes como son accesos de memoria o puertos, información acerca del sentido de los datos mediante las señales de escritura o lectura. Por este bus el CPU envía las señales de control para evitar conflictos entre todos los dispositivos unidos al sistema. El bus de alimentación es el encargado de hacer llegar la corriente de la fuente de alimentación a los distintos componentes del sistema. El conjunto de los buses se muestra en la figura 7.2, con la ranura de expansión. Figura 7.2 Esquema de una ranura de expansión. 7.2 TARJETA DE ADQUISICIÓN Y CONTROL. Existe una tarjeta disponible comercialmente, la PC- MULTILAB modelo PCL-711 de Advantech Co. Ltd.; es una tarjeta fácil de usar, con múltiples funciones de adquisición de datos para IBM PC/XT/AT y compatibles. Las especificaciones de esta tarjeta hacen ideal el amplio rango de aplicaciones en la industria y ambientes de laboratorio. Esas aplicaciones incluyen adquisición de datos, control de Control Digital M.C. Jaime Cid Monjaraz 128

6 procesos, pruebas automáticas y automatización de fábricas. Como se verá más adelante es viable reproducir esta tarjeta para que sea compatible con el software y el hardware de la PC-MultiLab, pero modificando la tarjeta PCL-711 con componentes disponibles en el mercado nacional ESPECIFICACIONES DE LA TARJETA Entrada Analógica (Convertidor A/D) Canales: 8 Resolución: 12 bits. Rango de entrada: Bipolar: +/- 5V. Sobrevoltaje: Continuo: +/- 30V. Tipo de conversión: Aproximaciones sucesivas. Convertidor: AD574 o equivalente. Velocidad de conversión: 25 microsegundos máximo. Exactitud: % leyendo +/- 1 bit. Linealidad: +/- 1 bit. Modo de disparo: Disparo por software. Transferencia de datos: Programa de control. Salida Analógica (Convertidor D/A) Canales: 1 Resolución: 12 bits. Rango de salida: 0 a +5V. o 0 a +10V. Voltaje de referencia: Interno -5V. y -10V. ( +/- 0.05V). Tipo de conversión: 12 bits multiplicación monolítica. Convertidor: AD7541KN, AD5737KN o equivalente. Linealidad: +/- 0.5 bit. Manejador de salida: +/- 5mA máximo. Tiempo de establecimiento: 30 microsegundos. Entrada digital. Canales: Nivel: Voltaje de entrada: Carga de entrada: 16 bits. Compatible con TTL. Bajo 0.8 V. máximo alto 2.0V. mínimo. Bajo 0.4mA máximo a 0.5V. Alto 0.05mA máximo a 2.7V. Control Digital M.C. Jaime Cid Monjaraz 129

7 Salida digital. Canales: Nivel: Voltaje de salida: Especificaciones generales. Consumo de potencia Conector I/0 Base Dirección I/O 16 bits. Compatible con TTL. Bajo 0.8mA a 0.5V máximo. Alto fuente 0.4mA a 2.4V. mínimo +5v: 100mA típico; max. 500mA. +12V: 40mA típico; max. 100mA. -12V: 20mA típico; max. 50mA. Conector de 20 terminales para los puertos de entrada y salida analógicas/digitales. Requiere 16 localidades consecutivas de dirección. La dirección se define por los interruptores, en las líneas A9 - A4 (De fábrica es la 220 Hex.) SELECCIÓN DE LA DIRECCIÓN BASE Muchos dispositivos periféricos e interfaces de tarjetas son controlados a través de los puertos de entrada-salida (I/O). Esos puertos son direccionados usando el espacio de direcciones de puertos de entrada-salida (I/O). La dirección base se va a seleccionar de la misma manera que la PC-MultiLab por medio de interruptores tipo DIP s. La dirección base de la presente tarjeta va a ser a partir de la 220H, aunque, sí se necesita otro rango de direcciones, sólo se modifican las posiciones del DIP, lo cual puede ayudar a que se puedan colocar diferentes dispositivos en direcciones apropiadas. I/O Direcciones POSICIÓN DEL SWITCH (SW1) Rango(Hex) A9 A8 A7 A6 A5 A F F F F F F F0-3FF Control Digital M.C. Jaime Cid Monjaraz 130

8 Nota: *On = 0, Off = 1 *A4...A9 corresponden a las líneas del bus de direcciones de la PC ASIGNAMIENTO DE LAS TERMINALES DE LOS CONECTORES. La PCL-compatible está equipada con tres conectores de 20 terminales, los cuales son accesibles desde las ventanas de los slots de la PC. Todos esos conectores pueden ser conectados con el mismo tipo de conector. Los siguientes diagramas muestran el asignamiento de las terminales de cada conector: A/D: Entrada analógica A.GND: Tierra analógica. D/A: Salida analógica. D/O: Salida digital. D/I: Entrada digital. D.GND: Tierra digital. Entradas analógicas y salida analógica: A/D A.GND A/D A.GND A/D A.GND A/D A.GND A/D A.GND A/D A.GND A/D A.GND A/D A.GND D/A A.GND A.GND A.GND Salida digital: D/O D/O 1 D/O D/O 3 D/O D/O 5 D/O D/O 7 D/O D/O 9 D/O D/O 11 Control Digital M.C. Jaime Cid Monjaraz 131

9 D/O D/O 13 D/O D/O 15 D.GND D.GND +5V V Entrada digital: D/I D/I 1 D/I D/I 3 D/I D/I 5 D/I D/I 7 D/I D/I 9 D/I D/I 11 D/I D/I 13 D/I D/I 15 D.GND D.GND +5V V ESTRUCTURA DE LOS REGISTROS Y FORMATO Hay 16 registros direccionables a partir de la dirección base que es la 220H, esto se muestra a continuación: Mapa de direcciones del puerto de entrada-salida (I/O) Localización Lectura Escritura Base+0 No usado No usado Base+1 No usado No usado Base+2 No usado No usado Base+3 No usado No usado Base+4 A/D bajo byte D/A bajo byte Base+5 A/D alto byte D/A alto byte Base+6 D/I bajo byte No usado Base+7 D/I alto byte No usado Base+8 No usado No usado Base+9 No usado No usado Base+10 No usado Mux Scan channel Base+11 No usado No usado Base+12 No usado Software A/D trigger Base+13 No usado D/O bajo byte Base+14 No usado D/O alto byte Base+15 No usado No usado Control Digital M.C. Jaime Cid Monjaraz 132

10 7.2.5 REGISTRO DE DATOS DEL A/D El byte bajo de datos esta en las posiciones D0(AD0) a D7(AD7) de BASE+4 y el byte alto esta en las posiciones D0(AD8) a D3(AD11) de BASE+5. El MSB es AD11 y el LSB es AD0. Los formatos son los siguientes: Byte bajo del A/D Base+4 D7 D6 D5 D4 D3 D2 D1 D0 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 Byte alto del A/D Base+5 D7 D6 D5 D4 D3 D2 D1 D STS AD11 AD10 AD9 AD8 STS= 0 Dato leído STS= 1 Dato no leído REGISTROS DEL MUX SCAN El registro mux scan es un registro solamente de escritura usando la dirección base+10. La parte baja de los datos suministra el numero de canal del scan. El multiplexor del MUX cambia a un nuevo canal cuando se escribe a este registro. Base+10 D7 D6 D5 D4 D3 D2 D1 D0 Scan Canal X X X X X CL2 CL1 CL0 Canal 0 X X X X X Canal 1 X X X X X Canal 2 X X X X X Canal 3 X X X X X Canal 4 X X X X X Canal 5 X X X X X Canal 6 X X X X X Canal 7 X X X X X Nota: CL2 a CL0 - Número de canal REGISTROS DE I/O DIGITALES. Este bloque ofrece 16 canales de entrada digital y 16 canales de salida digital. Los canales de I/O usan para la entrada las direcciones Control Digital M.C. Jaime Cid Monjaraz 133

11 BASE+6 y BASE+7. Los puertos de salida son la dirección BASE+13 y BASE+14. Las entradas y salidas de datos son digitales, a la entrada se leerá en formato de 16 bits para su posterior procesamiento y a la salida se escribirá en formato de 16 bits. Base+6 D7 D6 D5 D4 D3 D2 D1 D0 DI 7 DI 6 DI 5 DI 4 DI 3 DI 2 DI 1 DI 0 Base+7 D7 D6 D5 D4 D3 D2 D1 D0 DI 15 DI 14 DI 13 DI 12 DI 11 DI 10 DI 9 DI 8 Base+13 D7 D6 D5 D4 D3 D2 D1 D0 DO 7 DO 6 DO 5 DO 4 DO 3 DO 2 DO 1 DO 0 Base+14 D7 D6 D5 D4 D3 D2 D1 D0 DO15 DO14 DO13 DO12 DO11 DO10 DO 9 DO REGISTROS DEL CONVERTIDOR D/A Los registros del convertidor D/A son registros de escritura, usan las direcciones BASE+4 y BASE+5. DA0 es el LBS y DA11 es el MSB. El formato es el siguiente: Base+4 D7 D6 D5 D4 D3 D2 D1 D0 DA7 DA6 DA5 DA4 DA3 DA2 DA1 DA0 Base+5 D7 D6 D5 D4 D3 D2 D1 D0 X X X X DA11 DA10 DA9 DA CONVERSIÓN A/D Modo de disparo La conversión A/D de la PCL-compatible es disparada por software. El disparo por software es controlado por programa por un comando emitido por el programa de aplicación. Transferencia de datos del A/D La transferencia de datos del A/D es controlada por programa. El programa al transferir los datos usa el concepto de poleo. Después de que el convertidor es disparado, el programa checa el bit STS de fin de conversión. Si es detectado, los datos se mueven de los registros del A/D a la memoria de la computadora para el programa de aplicación. Control Digital M.C. Jaime Cid Monjaraz 134

12 Cuando se ejecuta una conversión A/D Los pasos a seguir para la conversión son los siguientes: 1. Poner el canal de entrada en el registro MUX scan. 2. Disparo por el puesto de escritura (BASE+12) con algún valor. 3. Esperar por SOS, leyendo el byte alto (BASE+5). 4. Lectura de datos BASE+5, BASE+4, primero debe leerse el byte alto. 5. Los datos binarios son convertidos a enteros. 7.3 DESCRIPCIÓN GENERAL DEL DIAGRAMA DE BLOQUES. La tarjeta esta decodificada en las direcciones F, mismas que se mostraron anteriormente. La idea básica de dicha tarjeta es leer señales analógicas y digitales para procesar su información en la memoria de la computadora, además de mandar señales digitales y una salida analógica. Esta tarjeta de adquisición de datos y control tiene una distribución a bloques como se muestra en la figura 7.3. Figura 7.3 Diagrama a bloques de la tarjeta de adquisición de datos y control. Control Digital M.C. Jaime Cid Monjaraz 135

13 7.3.1 DESCRIPCIÓN DE CADA BLOQUE. Las señales que se tomaron del bus de la PC a través de la ranura de expansión y las lineas de alimentación son: a).- 10 señales de direcciones, que son: A0, A1,... A9. b).- 8 señales de datos, que son: D0, D1,...D7. c).- 4 señales de control, que son: RESET DRV, -IOW, -IOR, AEN. d).- 4 lineas de alimentación, que son: GND, +5V, +12V, -12V. En el diagrama a bloques de la figura 7.2, se muestran las partes principales de la arquitectura de la tarjeta, describiendo los bloques se tiene lo siguiente: CANAL LÓGICO DE SCAN. Este bloque cuenta con tres líneas de datos de entrada a un flipflop tipo D para seleccionar el canal analógico de conversión. El canal lógico de scan es un registro de solamente escritura - usando la dirección BASE+10-, implementado con un flip-flop tipo D cuádruple -74LS175-, del cual sólo se utilizaron como entradas una serie de datos: D0, D1 y D2, estos son mandados directamente del bus y sirven para seleccionar el canal deseado. La parte baja de los datos suministra el número de canal del scan. EL multiplexor analógico de 8 canales , cambia a un nuevo canal cuando se escribe en este registro. Este bloque puede aceptar hasta 8 entradas analógicas dentro de un rango de -5 a +5V, proporcionando una sola salida que llega a un amplificador operacional. En este bloque se diseñó un seguidor de tensión. Se utilizó un OP07 debido a las características de bajo offset y baja desviación. Esta etapa también cuenta con dos resistencias variables que ajustan el offset cuando el canal de entrada es aterrizado a 0 volts, y ajustan la ganancia cuando el canal de entrada está a la plena escala. Formato de datos BASE + 10 D7 D6 D5 D4 D3 D2 D1 D0 Scann CANAL X X X X X CL2 CL1 CL0 Canal 0 X X X X X Canal 1 X X X X X Canal 2 X X X X X Control Digital M.C. Jaime Cid Monjaraz 136

14 Canal 3 X X X X X Canal 4 X X X X X Canal 5 X X X X X Canal 6 X X X X X Canal 7 X X X X X CONVERTIDOR A/D DE 12 BITS. Lee la señal analógica por el canal de entrada analógico, el inicio de conversión es dado por programa y continuamente se estará poleando el bit de fin de conversión para su posterior transferencia de datos a la memoria. Tiene como entrada la señal analógica a convertir dentro de un rango de -5 a +5V, debido a que esto se asignó por la terminal 10VSPAN del circuito integrado AD574A, es decir tiene un voltaje pico a pico de 10 volts. Mediante un interruptor se puede modificar para conectarse a la terminal número 14 que permite un voltaje de 20 volts pico a pico. Cuando se ejecuta una conversión A/D de 12 bits, un registro de 8 bits no es suficiente para los 12 bits de datos. De tal manera que el convertidor A/D almacena los datos en dos registros localizados en la dirección BASE+4 y BASE+5. El byte bajo de datos está en las posiciones D0 (AD0) a D7 (AD7) de BASE+4 y el byte alto está en las posiciones D0 (AD0) a D3 (AD11) de BASE+5. El MSB es AD11 y el LSB es AD0. Los formatos son los siguientes: Byte bajo del A/D Base+4 D7 D6 D5 D4 D3 D2 D1 D0 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 Byte alto del A/D Base+5 D7 D6 D5 D4 D3 D2 D1 D STS AD11 AD10 AD9 AD8 STS= 0 Dato leído STS= 1 Dato no leído De la salida del convertidor analógico digital, el Byte bajo del A/D, pasa al buffer 74LS244 U7 que es el reforzador de señal que está dentro del bus de datos interno. El Byte alto del A/D va al circuito Control Digital M.C. Jaime Cid Monjaraz 137

15 integrado U6, que también es un buffer octal con tres estados de salida BUFFERS Los buffers se utilizan para hacer la transferencia de datos, y son activados por cada uno de los puertos decodificados en las direcciones F. La transmisión de los datos se realiza mediante un buffer octal 74LS245, que es un reforzador transparente, es decir, trabaja en ambas direcciones manejado por una señal de dirección producida por el comparador, además es de tres estados, lo cual quiere decir que cuando no está habilitado presenta una alta impedancia a las líneas de datos del bus de la computadora. Por lo tanto, este circuito se habilita al determinarse el sentido de flujo de la información. El formato de los datos dentro del bus interno es el siguiente: primero realiza la transferencia de un byte y luego el segundo byte, hacia la memoria de la computadora en el caso de la lectura A/D y hacia el convertidor D/A en el caso de la escritura, pues se necesitan para trabajar 12 bits DECODIFICADORES El bloque de los decodificadores cuenta con un comparador de 8 bits, dos decodificadores y compuertas adicionales; estos sirven para decodificar los 16 registros desde la dirección base 220H. Estos registros a su vez, seleccionan la dirección base a partir de la cuál se decodificará la tarjeta. En la parte del comparador, el 74LS682 tiene como entradas las direcciones A4 hasta A9, en conjunto con la señal AEN y la dirección de selección, por medio de unos interruptores para generar una salida igual a la dirección BASE. Este integrado compara las entradas provenientes de las direcciones con las entradas programadas en un arreglo de interruptores programados, para obtener una salida activa si son iguales. Esta señal activa el buffer de datos y los decodificadores. La configuración de los interruptores es la siguiente: I/O Direcciones POSICIÓN DEL SWITCH (SW1) Rango(Hex) A9 A8 A7 A6 A5 A F Control Digital M.C. Jaime Cid Monjaraz 138

16 Nota: *On = 0, Off = 1 A4 a A9 corresponden a las líneas del bus de direcciones de la PC. En la parte de los decodificadores; el integrado 74LS138 tiene las entradas de las direcciones A0 a A3, en unión con la señal IOW. Se generarán los 16 puertos a partir de la dirección base (220H), llevando una lógica combinacional para la selección de la lectura y escritura de datos CONVERTIDOR D/A El convertidor D/A -AD7537- recibe la escritura de los 12 bits procesados, los cuales pasan por cada uno de los buffer s y latch s descritos. Los registros del convertidor D/A, son registros de escritura y usan las direcciones BASE+4 y BASE+5. Donde DA0 es el MSB. El formato es el siguiente: BASE+4 D7 D6 D5 D4 D3 D2 D1 D0 DA7 DA6 DA5 DA4 DA3 DA2 DA1 DA0 BASE+5 D7 D6 D5 D4 D3 D2 D1 D0 X X X X DA11 DA10 DA9 DA8 A la salida del convertidor digital analógico se encuentra un amplificador operacional OP07, que es el que entrega un nivel de voltaje de 0 a +5V o de 0 a +10V ENTRADAS Y SALIDAS DIGITALES Este bloque ofrece 16 canales de entrada digital y 16 canales de salida digital. Los canales de I/O usan para la entrada las direcciones BASE+6 y Base+7. En la primera se activa el circuito integrado 74LS244 (U17): que es un buffer octal para las entradas digitales de 0 a 7, y en la segunda se activa el buffer U18 que es para las entradas digitales de 8 a 15. BASE+6 D7 D6 D5 D4 D3 D2 D1 D0 DI 7 DI 6 DI 5 DI 4 DI 3 DI 2 DI 1 DI 0 BASE+7 D7 D6 D5 D4 D3 D2 D1 D0 DI 15 DI 14 DI 13 DI 12 DI 11 DI 10 DI 9 DI 8 Control Digital M.C. Jaime Cid Monjaraz 139

17 Los puertos de salida son la dirección BASE+13 que activa el integrado 74LS373 (U20) -buffer para las salidas digitales de 0 a 7-, mientras que la dirección BASE+14 activa al buffer (U19) que saca las señales digitales del 8 al 15. Base+13 D7 D6 D5 D4 D3 D2 D1 D0 DO 7 DO 6 DO 5 DO 4 DO 3 DO 2 DO 1 DO 0 base+14 D7 D6 D5 D4 D3 D2 D1 D0 DO15 DO14 DO13 DO12 DO11 DO10 DO9 DO8 Las entradas y salidas de datos son digitales; a la entrada se lee en formato de 16 bits para su posterior procesamiento y a la salida se escribirá en formato de 16 bits. El diagrama completo de la tarjeta de adquisición de datos y control se muestra en la figura 7.6, la forma en que quedaron distribuidos los integrados en la tarjeta se presenta en las figuras, además de la lista de componentes. Control Digital M.C. Jaime Cid Monjaraz 140