Arquitectura del router de la serie 2500 de Cisco

Transcripción

1 Arquitectura del router de la serie 2500 de Cisco Contenido Introducción prerrequisitos Requisitos Componentes Utilizados Convenciones Descripción general del hardware Chasis Diagrama de bloque y CPU Detalles de la memoria Secuencia de inicio Switching de Paquetes Agrupamientos privados de memorias intermedias Anillos de recepción y anillos de transmisión Trayectos de switching 1 - Reciba el paquete 2 Switch el paquete 3 - Transmita el paquete Información Relacionada Introducción Este documento ofrece una descripción general de la arquitectura de hardware y software de los routers Cisco 25xx Series. prerrequisitos Requisitos No hay requisitos específicos para este documento. Componentes Utilizados La información en este documento se basa en los Cisco 25xx Series Router. La información que contiene este documento se creó a partir de los dispositivos en un ambiente de laboratorio específico. Todos los dispositivos que se utilizan en este documento se pusieron en funcionamiento con una configuración verificada (predeterminada). Si la red está funcionando, asegúrese de haber comprendido el impacto que puede tener cualquier comando. Convenciones Para obtener más información sobre las convenciones del documento, consulte las Convenciones de Consejos Técnicos de Cisco. Descripción general del hardware Esta sección cubre los aspectos del hardware de los Cisco 25xx Series Router. Chasis Los Cisco 25xx Series Router pueden ser divididos en estas categorías. Solo chasis LAN Cisco y tiene a placa madre de la CPU con un LAN a bordo (Ethernet/token ring) y los puertos múltiples de WAN, y una sola fuente de alimentación, tal y como se muestra en del cuadro 1.

2 Cuadro 1 Ejemplo de vista posterior del chasis: Cisco 2504 Modelo Ethernet Token Ring Seriales de baja velocidad Serial Cisco Cisco Cisco Cisco Cisco Cisco Cisco Cisco Chasis del hub ISDN BRI El Cisco 2505, 2507, y 2516 tienen a placa madre de la CPU con un LAN incorporado (Ethernet) con los Puertos de eje de conexión y los puertos múltiples de WAN, y una sola fuente de alimentación, tal y como se muestra en del cuadro 2. Cuadro 2 Ejemplo de vista posterior del chasis: Cisco 2516 Modelo Serial Puertos de eje de conexión Cisco Cisco Cisco ISDN BRI Para más detalles en el Routers de las 2505/2507/2516 Series de Cisco, vea el Cisco2500 familia del hub/routers. Chasis del Access Server Cisco tiene a placa madre de la CPU con un LAN incorporado (Ethernet/Token Ring) y WAN múltiple y los puertos asincrónicos, y una sola fuente de alimentación, tal y como se muestra en del cuadro 3. Cuadro 3 Ejemplo de vista posterior del chasis: Cisco 2511

3 Modelo Ethernet Token Ring Serial Asincrónico Cisco Cisco Cisco Cisco Para más detalles en los Cisco Series Router, vea el Cisco 2509, 2510, 2511, y Se doblan los chasis Lan Cisco tiene a placa madre de la CPU con dos a bordo LAN (Ethernet/Token Ring) y puertos múltiples de WAN, y una sola fuente de alimentación, tal y como se muestra en del cuadro 4. Cuadro 4 Ejemplo de vista posterior del chasis: Cisco 2514 Modelo Ethernet Token Ring Serial Cisco Cisco Cisco Chasis del hub inteligente Cisco tiene a placa madre de la CPU con el LAN incorporado (Ethernet/Token Ring) con los Puertos de eje de conexión y los puertos múltiples de WAN, un módulo de administración, y una sola fuente de alimentación, tal y como se muestra en del cuadro 5. Cuadro 5 Ejemplo de vista posterior del chasis: Cisco 2518 Modelo Ethernet Serial Asincrónico Puertos de eje de conexión ISDN

4 Cisco 2517 Cisco 2518 Cisco 2519 (Ethernetes/Token Ring) (Token Ring) (Ethernetes) (Token Ring) 1 BRI Para más información sobre el Routers de las 2517/2519 Series de Cisco, vea Cisco 2517 y el Cisco 2519 Router/al guía del usuario del concentrador. Para más información sobre el Cisco 2518 Series Router, vea el Cisco 2518 Router/al guía del usuario del concentrador. Chasis modular El Cisco 2524 y 2525 tienen a placa madre de la CPU con el LAN incorporado (Ethernet/Token Ring) y los puertos múltiples de WAN, tres slots para los WAN Interface Cards (WIC), y una sola fuente de alimentación externa, tal y como se muestra en del cuadro 6. Cuadro 6 Ejemplo de vista posterior del chasis: Cisco 2524 Modelo Ethernet Token Ring Módulos de WAN Cisco Cisco Para más información sobre los Series Router del Cisco 2524/2525, vea el Cisco 2524 y el guía del usuario del Cisco 2525 Router. Diagrama de bloque y CPU Cuadro 7 Diagrama de bloque Procesador El CPU usado en las 25xx Series es Motorola CISC. Las características del CPU son: bus de 32 bits, reloj del MHz 20 (25 MHz en algunas Plataformas). El caché de los datos internos de los bytes 256, los bytes 256 memoria caché de instrucción interna, ambo dirige asociado. Lógica de control del sistema La lógica de control del sistema ayuda al procesador principal con el control de dispositivo, interrupción que dirige, cuenta y el medir el tiempo, Transferencia de datos, mínimos primero adentro, primero hacia fuera ((Primero en Salir FIFO)) mitigando, y comunicación con las interfaces de la red y el RAM dinámica (DRAM).

5 Las Plataformas de las 25xx Series utilizan el Anchor Application Specific Integrated Circuit (ASIC) para la Transferencia de datos al DRAM y BUS DEL SISTEMA, y vapor ASIC para acceder los dispositivos de interfaz de red. Estos se muestran como ASIC de control del sistema (un bloque) en los diagramas anteriores. Interfaces de la red Las interfaces de la red proporcionan a bordo las funciones de la Transferencia de datos. Cada 25xx Router tiene Ethernet integrada/regulador del Token Ring, y Serial Communication Channels (SCC) para los puertos PÁLIDOS. Los slots para Tarjeta de interfaz de red WAN proporcionan la modularidad adicional para las interfaces de WAN en los 2524 y los WAN Interface Cards Los WAN Interface Cards (WIC) son interfaces de la red específicas de los media (solamente en los 2524 y los 2525) responsables de la Transferencia de datos dentro y fuera del 25xx Series Router, (además de las interfaces a bordo). Busses El WIC comunica con el CPU a través del BUS DEL SISTEMA para la transferencia de paquetes. Los reguladores especializados (o Asics) usados para el soporte de medios realizan las funciones antedichas. Los WIC no soportan el Insertar/Remover en Línea (OIR). Se revisa el software de Cisco IOS mientras que se diseñan los nuevos WIC. Asegúrese de que usted utilice la versión del Cisco IOS Software que contiene el código para cualquier hardware en el router. Los busses son utilizados por el CPU para acceder los diversos componentes del sistema, y las instrucciones y los datos de la transferencia a o desde las direcciones de memoria especificada. Bus de la CPU están para las operaciones de alta velocidad, con el acceso al procesador directo de bit datos de la dirección de bit y, 20 MHz. Éstos incluyen el acceso para doblarse ROM del Receptor/Transmisor asíncrono universal (UART), del inicio, memoria RAM no volátil (NVRAM), Flash, y Flash PCMCIA. El BUS DEL SISTEMA permite la comunicación con los reguladores de los Ethernetes/del Token Ring, las interfaces de puerto PÁLIDAS, y así sucesivamente. El DRAM se accede con los ASIC de controles del sistema y permite el acceso directo a memoria (DMA). UART doble El Dual Universal Asynchronous Receiver Transmitter (UART) proporciona la interfaz de usuario necesaria. Tiene un puerto RS232, el Equipo de comunicación de datos (DCE) (consola) RJ45, y equipo de terminal de datos (DTE) RJ45 (aux.). La fuente de alimentación proporciona el poder a los diversos componentes del router. Detalles de la memoria Esta sección describe a los Detalles de la memoria de los Cisco 25xx Series Router. DRAM El DRAM se divide en la memoria de la memoria del procesador principal y del Shared Input/Output (entrada-salida). La memoria del procesador principal se utiliza para las tablas de ruteo, Switching Cache rápido, configuración corriente, y así sucesivamente. Puede tomar la Memoria de I/O compartida sin usar, si es necesario. Memoria I/O compartida se utiliza para el almacenamiento temporario de paquete en los búferes del sistema. Físicamente, todas las tarjetas tienen un solo slot en línea del Módulo de memoria (SIMM) (72-pin, 70 ns). Además, si el nivel de revisión de la tarjeta es A a G, hay un 2 MB adicional del RAM soldado a la placa del sistema. Si el nivel de revisión es I a N, no hay RAM soldado a la placa del sistema. Utilice el comando show version de marcar el número de revisión de placa y los diversos tipos de memoria: Cisco Internetwork Operating System Software IOS (tm) 2500 Software (C2500-JS-L), Version 12.2(27), RELEASE SOFTWARE (fc3) Copyright (c) by cisco Systems, Inc. Compiled Tue 02-Nov-04 22:01 by kellmill Image text-base: 0x0307D390, data-base: 0x ROM: System Bootstrap, Version 11.0(10c), SOFTWARE BOOTLDR: 3000 Bootstrap Software (IGS-BOOT-R), Version 11.0(10c), RELEASE SOFTWARE (fc1) R1 uptime is 2 weeks, 4 days, 9 hours, 12 minutes System returned to ROM by reload

6 Flash System image file is "flash:/c2500-js-l bin" cisco 2500 (68030) processor (revision N) with 14336K/2048K bytes of memory. Processor board ID , with hardware revision Bridging software. X.25 software, Version SuperLAT software (copyright 1990 by Meridian Technology Corp). TN3270 Emulation software. 1 Ethernet/IEEE interface(s) 2 Serial network interface(s) 32K bytes of non-volatile configuration memory K bytes of processor board System flash (Read ONLY) El registro de la configuración es 0x2102. El módulo SIMM de DRAM puede estar hasta el 16 MB, así que el DRAM total puede ser 18 MB en el Routers que tiene un 2 MB adicional a bordo. Si SIMM no se utiliza, memoria I/O compartida está el 1 MB y la memoria del procesador principal es 1 MB del 2 MB dram integrada. Si se utiliza SIMM, memoria I/O compartida está el 2 MB dram integrada, y la memoria del procesador principal es SIMM (hasta el 16 MB). Para las Plataformas 25xx que no tienen dram integrada y utilizaron solamente Simms, la memoria se divide lógicamente en I/OmMemory compartido y la memoria del procesador principal. El Flash proporciona el almacenamiento permanente de la imagen del Cisco IOS Software, de las configuraciones de respaldo, y de cualquier otro archivo. NVRAM El Flash en 25xx se implementa usando dos SIMM (80-pin, 120 ns). Los tamaños de Flash pueden ser 4, 8, o 16 MB. Los 2500 Router funcionan con el Cisco IOS Software del Flash. Estos archivos de imagen se definen como relocable, porque la imagen del Cisco IOS Software se puede ejecutar de las ubicaciones diferentes en el Flash. Un archivo de imagen relocable es reconocido por la carta l contenida en el nombre del archivo (por ejemplo: c2500-js-l.121-9). Por consiguiente, la memoria flash se fija como read only cuando el Cisco IOS Software principal se está ejecutando. El copiado de una imagen del software del nuevo Cisco IOS entonces requiere al router estar en el rxboot. Más nuevas versiones del Cisco IOS Software hacen este paso automático y transparente en el fondo. El NVRAM se utiliza para el almacenamiento permanente writeable de la configuración de inicio. Los tamaños de NVRAM son 32 KB. ROM DEL INICIO Esto refiere a la memoria borrable y programable de sólo lectura (EPROM) usada para salvar permanentemente el código de diagnóstico de lanzamiento (ROM Monitor), y al rxboot. Los tamaños ROM del inicio son 2 MB. BAILE DE FIN DE CURSO ID El BAILE DE FIN DE CURSO ID, también conocido como EPROM (bytes de la talla 256) se utiliza para el almacenamiento permanente de la revisión de hardware y de la información de identificación, así como las direcciones MAC para las interfaces LAN. Secuencia de inicio Aquí está una secuencia de arranque típica en un 2514 Router: El software de la carga de arranque del sistema (imagen del arranque de sistema) ejecuta y busca para una imagen válida del Cisco IOS Software. La fuente de la imagen del Cisco IOS Software (memoria flash o un servidor del Trivial File Transfer Protocol (TFTP)) es determinada por el ajuste del registro de configuración. La configuración predeterminada de fábrica para el registro de la configuración es 0x2102, que indica que el router debe intentar cargar una imagen del Cisco IOS Software de la memoria flash. System Bootstrap, Version 11.0(10c), SOFTWARE Copyright (c) by cisco Systems 2500 processor with Kbytes of main memory F3: at 0x Cuando se encuentra una imagen válida del Cisco IOS Software, el router inicia el software (recuerde que en el 25xx, la imagen del Cisco IOS Software se ejecuta de la memoria flash): Restricted Rights Legend Use, duplication, or disclosure by the Government is

7 subject to restrictions as set forth in subparagraph (c) of the Commercial Computer Software - Restricted Rights clause at FAR sec and subparagraph (c) (1) (ii) of the Rights in Technical Data and Computer Software clause at DFARS sec cisco Systems, Inc. 170 West Tasman Drive San Jose, California Cisco Internetwork Operating System Software IOS (tm) 2500 Software (C2500-JS-L), Version 12.2(10b), RELEASE SOFTWARE (fc1) Copyright (c) by cisco Systems, Inc. Compiled Fri 12-Jul-02 02:13 by pwade Image text-base: 0x0307AA24, data-base: 0x cisco 2500 (68030) processor (revision F) with 16384K/2048K bytes of memory. Processor board ID , with hardware revision Bridging software. X.25 software, Version SuperLAT software (copyright 1990 by Meridian Technology Corp). TN3270 Emulation software. Basic Rate ISDN software, Version Ethernet/IEEE interface(s) 2 Serial network interface(s) 1 ISDN Basic Rate interface(s) 32K bytes of non-volatile configuration memory K bytes of processor board System flash (Read ONLY) Press RETURN to get started! La última etapa es la inicialización de las interfaces y el mensaje %SYS-5-RESTART: Sistema recomenzado. 00:00:10: %LINK-3-UPDOWN: Interface Ethernet0, changed state to up 00:00:10: %LINK-3-UPDOWN: Interface Serial0, changed state to up 00:00:10: %LINK-3-UPDOWN: Interface Serial1, changed state to down 00:00:11: %LINEPROTO-5-UPDOWN: Line protocol on Interface Serial0, changed state to up 00:00:19: %LINEPROTO-5-UPDOWN: Line protocol on Interface Ethernet0, changed state to up 00:00:28: %LINEPROTO-5-UPDOWN: Line protocol on Interface Ethernet0, changed state to up 00:00:30: %LINK-5-CHANGED: Interface Serial0, changed state to administratively down 00:00:31: %LINEPROTO-5-UPDOWN: Line protocol on Interface Serial0, changed state to down 00:00:31: %LINK-5-CHANGED: Interface BRI0, changed state to administratively down 00:00:32: %LINEPROTO-5-UPDOWN: Line protocol on Interface BRI0, changed state to down 00:00:32: %SYS-5-CONFIG_I: Configured from memory by console 00:00:33: %LINK-5-CHANGED: Interface Serial1, changed state to administratively down 00:00:36: %LINEPROTO-5-UPDOWN: Line Route protocol on Interface Serial1, changed state to down 00:01:16: %SYS-5-RESTART: System restarted -- Cisco Internetwork Operating System Software IOS (tm) 2500 Software (C2500-JS-L), Version 12.2(10b), RELEASE SOFTWARE (fc1) Copyright (c) by cisco Systems, Inc. Compiled Fri 12-Jul-02 02:13 by pwade 00:01:16: %SNMP-5-COLDSTART: SNMP agent on host Router is undergoing a cold start> Router> Switching de Paquetes El Switching Architecture de las Cisco 25xx Series, y los 1600, los 4000 y el AS5300, se basa en la arquitectura de la memoria compartida. El Cisco IOS Software en los routeres de memoria compartida utiliza los buffers de los sistemas para todo el packet switching, no apenas process switching. Además de los agrupamientos de memorias intermedias públicos estándars, el Cisco IOS Software también crea los sistemas privados de agrupamiento de memorias intermedias y las estructuras especiales del buffer para los reguladores de la interfaz llamados los timbres RX y los timbres TX. Agrupamientos privados de memorias intermedias Los agrupamientos privados de memorias intermedias son estáticos y se afectan un aparato con una cantidad fija de memoria intermedia en la inicialización del Cisco IOS Software. No es posible crear nuevas memorias intermedias según demanda para estas agrupaciones. Si un buffer es necesario y ninguno está disponible en el agrupamiento privado, el Cisco IOS Software recurre al agrupamiento de memorias intermedias público

8 para los tamaños que hacen juego la Unidad máxima de transmisión (MTU) (MTU) de la interfaz. Anillos de recepción y anillos de transmisión El software del IOS de Cisco crea estos ring en nombre del controlador de medios y luego los administra conjuntamente con los controladores. Cada interfaz posee un par de anillos: un anillo de recepción para recibir los paquetes, y un anillo de transmisión para transmitir los paquetes. Los anillos de recepción tienen una cantidad de búfers de paquetes destinado para ellos que es igual al tamaño del anillo. El comando show controllers ethernet visualiza los tamaños y la ubicación del anillo de recepción y transmisión: TIC#show controllers ethernet 0 LANCE unit 0, idb 0x146AC0, ds 0x148618, regaddr = 0x , reset_mask 0x2 IB at 0x606E64: mode=0x0000, mcfilter 0000/0000/0100/0000 station address 00e0.1e42.c7b0 default station address 00e0.1e42.c7b0 buffer size 1524 RX ring with 16 entries at 0x606EA8 Rxhead = 0x606ED8 (6), Rxp = 0x14864C (6) 00 pak=0x14a4e8 ds=0x60c13a status=0x80 max_size=1524 pak_size=64 01 pak=0x14abe4 ds=0x60d56e status=0x80 max_size=1524 pak_size=64... TX ring with 4 entries at 0x606F68, tx_count = 0 tx_head = 0x606F80 (3), head_txp = 0x (3) tx_tail = 0x606F80 (3), tail_txp = 0x (3) 00 pak=0x ds=0x status=0x03 status2=0x0000 pak_size=60... Timbre RX con 16 entradas en 0x606EA8 los tamaños del anillo de recepción son 16, y comienzan en el direccionamiento 0x606EA8 adentro memoria de I/O. Timbre TX con 4 entradas en 0x606F68, tx_count = 0 los tamaños del anillo de transmisión son 16, comienzan en el direccionamiento 0x606F68 adentro memoria de I/O, y no hay paquetes que se transmitirán en esta interfaz. Trayectos de switching Esta descripción se basa en el libro dentro de la arquitectura del Cisco IOS Software, el Cisco Press 1. Desarrollo profesional 1"CCIE : Arquitectura interior del Cisco IOS Software por Vijay Bollapragada, Curtis Murphy, Russ White (ISBN ). 1 - Reciba el paquete Paso 1: El controlador de medios de la interfaz detecta un paquete en el medio de red y lo copia en un buffer al cual el primer elemento libre en el anillo de recepción señale. Los controladores de medios usan el método de acceso directo a memoria (DMA) para copiar la información de los paquetes en la memoria. Paso 2: El controlador de medios cambia la propiedad del almacén intermedio del paquete de nuevo al procesador, y publica una interrupción de la recepción al procesador. El controlador de medios no tiene que esperar una respuesta del CPU, y continúa recibiendo los paquetes entrantes en el anillo de recepción. Es posible que el controlador de medios llene el anillo de recepción antes del procesador procesa todos los nuevos buffers en el timbre. Esta condición se llama un overrun. Cuando ocurre esto, se caen todos los paquetes entrantes hasta que el procesador se recupere. Paso 3: El CPU responde a la interrupción de la recepción, e intenta quitar la memoria intermedia recientemente completada del anillo de recepción, y llena el timbre del agrupamiento privado de la interfaz. Note que los paquetes no están movidos físicamente dentro del memoria de I/O. En lugar, solamente se cambian los punteros. Si la cola de retención de entrada de la interfaz es llena, se cae el paquete; si no, tres resultados son posibles: 3.1: Un almacén libre está disponible en el agrupamiento privado de la interfaz llenar el anillo de recepción. El almacén libre se conecta al anillo de recepción y el paquete ahora pertenece al pool de búferes privados de la interfaz. 3.2: Un almacén libre no está disponible en el agrupamiento privado de la interfaz, así que las caídas del anillo de recepción de nuevo a la agrupación global que hace juego el MTU de la interfaz, para ser llenado. Los aumentos del valor de contador del retraso para el agrupamiento privado. 3.3: Si un almacén libre no está disponible en el agrupamiento público también, se cae el paquete entrante, y el valor de contador de la negligencia aumenta. Además, se estrangula la interfaz y todo el tráfico entrante se ignora en esta interfaz por un período breve. 2 Switch el paquete Paso 4: Después de que se llene el anillo de recepción, el CPU comienza a conmutar el paquete. El Cisco IOS Software intenta conmutar el paquete con la ayuda del método más rápido configurado en la interfaz. En los routeres de memoria compartida, primero intenta el Cisco Express Forwarding (CEF) la transferencia que conmuta (si está configurado), después rápida (a menos que configuran al comando no ip route-cache en la interfaz), y finalmente, process switching si ningunos de los otros trabajan.

9 Paso 5: Cuando todavía está en el contexto de receive interrumpt, el software de Cisco IOS intenta usar la tabla CEF y la memoria caché de fast switching para tomar una decisión de switching. La transferencia puede ser: 5.1: CEF Switching Si hay CEF válido y entradas de tabla de adyacencias, el Cisco IOS Software reescribe el encabezado del Control de acceso de medios (MAC) en el paquete y comienza a transmitirlo (véase el paso 8). Si no hay entrada CEF para el destino, se cae el paquete. 5.2: Transferencia rápida Si el CEF no se habilita o el paquete no puede ser CEF conmutado, el Cisco IOS Software intenta al ayune switch el paquete. Si hay un válido entrada de caché rápido para este destino, el Cisco IOS Software reescribe la información de encabezado MAC y comienza a transmitir el paquete (véase el paso 8). Si hay no válido entrada de caché rápido, el paquete se hace cola para el process switching (véase el paso 6). Paso 6: Process Switching - Si CEF y fast switching fallan, el software Cisco IOS vuelve a caer en process switching. El paquete se ubica en la cola del proceso correspondiente (por ejemplo, un paquete IP se ubica en la cola de procesos de entrada IP), y se rechaza la interrupción de recepción. Paso 7: El proceso de Packet-Switching funciona con eventual, y conmuta el paquete y reescribe el encabezado MAC según las necesidades. Note que el paquete todavía no se ha movido desde el buffer en el cual fue copiado originalmente. Luego de conmutar el paquete, el software del IOS de Cisco continúa con la etapa de transmisión del paquete. 3 - Transmita el paquete Paso 8: Si el paquete era CEF o conmutado rápido, el Cisco IOS Software marca para considerar si hay paquetes en la cola de salida de la interfaz de salida, mientras que todavía en reciba el contexto de la interrupción. 8.1: Si hay paquetes ya en la cola de retención de salida para la interfaz, el Cisco IOS Software coloca el paquete en la cola de retención de salida en vez de directamente en el anillo de transmisión para reducir la posibilidad de paquete mal ordenados, y después procede al paso : Si la cola de retención de salida está vacía, el Cisco IOS Software coloca el paquete en el anillo de transmisión de la interfaz de salida. Para hacer así pues, conecta el almacén intermedio del paquete a un descriptor del anillo de transmisión. Se despide la interrupción de la recepción, y el proceso continúa con el paso 11. Si no hay espacio en el anillo de transmisión, el paquete se ubicará en la cola de retención de salida y se descartará el receive interrupt. 8.3: Si la cola de retención de salida es llena, se cae el paquete, los aumentos del valor de contador de la caída de resultados, y se despide la interrupción de la recepción. Paso 9: Si el paquete era process-switched, el paquete se coloca en la cola de salida para la interfaz de entrada. Si la cola de salida es llena, se cae el paquete y los aumentos del valor de contador de la caída de resultados. Paso 10: El software del IOS de Cisco intenta encontrar un descriptor libre en el anillo de transmisión de la interfaz de salida. Si existe un descriptor libre, el software del IOS de Cisco elimina el paquete de la cola de retención de salida y enlaza la memoria intermedia al anillo de transmisión. Si el anillo está completo, el software del IOS de Cisco deja el paquete en la cola de retención de salida hasta que el controlador de medios transmita un paquete desde el anillo y libere un descriptor. Paso 11: El controlador de medios de la interfaz de salida consulta con su anillo de transmisión si hay paquetes que deban ser transmitidos. Apenas el controlador de medios detecta un paquete, lo copia en los medios de red y eleva un transmit interrupt al procesador. Paso 12: El Cisco IOS Software reconoce la interrupción del transmitir, los de-links el almacén intermedio del paquete del anillo de transmisión, y vuelve el buffer al pool de los buffers de los cuales originó. El software del IOS de Cisco verifica luego la cola de espera de salida de la interfaz. Si algunos paquetes aguardan en la cola de retención de salida, el Cisco IOS Software quita el siguiente de la cola y lo conecta al anillo de transmisión. Finalmente, se despide la interrupción del transmitir. Información Relacionada Notas Técnicas de Troubleshooting Cisco Systems Inc. Todos los Derechos Reservados. Fecha de Generación del PDF: 25 Agosto