cenidet Análisis Comparativo de los Transistores S-J MOSFET y MOSFET Convencional MAESTRO EN CIENCIAS EN INGENIERÍA ELECTRÓNICA

Transcripción

1 SEP SEIT DGTI CENTRO NACIONAL DE INVESTIGACIÓN Y DESARROLLO TECNOLÓGICO cenidet Análisis Comparativo de los Transistores S-J MOSFET y MOSFET Convencional T E S I S P A R A O B T E N E R E L G R A D O D E : MAESTRO EN CIENCIAS EN INGENIERÍA ELECTRÓNICA P R E S E N T A : ING. JAVIER MACEDONIO ANDRÉS DIRECTORES DE TESIS: DR. ABRAHAM CLAUDIO SÁNCHEZ DR. MARÍA COTOROGEA PFEIFER CUERNAVACA, MORELOS JUNIO 22

2 S.E.P. S.E.I.T. S.N.I.T. CENTRO NACIONAL DE INVESTIGACIÓN Y DESARROLLO TECNOLÓGICO cenidet Análisis Comparativo de los Transistores S-J MOSFET y MOSFET Convencional T E S I S P A R A O B T E N E R E L G R A D O D E : MAESTRO EN CIENCIAS EN INGENIERÍA ELECTRÓNICA P R E S E N T A : ING. JAVIER MACEDONIO ANDRÉS DIRECTORES DE TESIS: DR. ABRAHAM CLAUDIO SÁNCHEZ DR. MARÍA COTOROGEA PFEIFER REVISORES: DR. MARIO PONCE SILVA DR. JAIME ARAU ROFIEL DR. ARTURO MORALES ACEVEDO CUERNAVACA, MORELOS JUNIO 22

3

4

5 DEDICATORIA Dedico el presente trabajo Con mucho cariño a mi abuelito Erasmo ( ): Por todos sus consejos. Que dios lo tenga en su reino. A los maravillosos seres humanos Carlos y Avelina Por su infinito apoyo y de los que he tenido la fortuna y orgullo de llamar padres A mis hermanos Arturo, Yaneth, Maribel y Areli: Por su ayuda, cariño y comprensión que me han brindado y por todos los momentos compartidos A mi linda novia Marlen: Por su apoyo incondicional, por su paciencia, sus consejos y sonrisas en los momentos más difíciles. Te amo

6 AGRADEZCO Al centro Nacional de investigación y Desarrollo Tecnológico (cenidet) Por darme la oportunidad de desarrollar mis estudios de maestría. Al consejo Nacional de Ciencia y Tecnología (conacyt) Por el apoyo económico brindado A mis directores de tesis: Dr. Abraham Claudio S. y Dr. Maria Cotorogea P. Por su dirección, constante apoyo y esfuerzo para alcanzar la meta de este trabajo A mis revisores: Dr. Mario Ponce S., Dr. Jaime E. Arau R. y Dr. Arturo Morales A. Por sus comentarios y observaciones, los cuales contribuyeron a mejorar esta tesis A mis compañeros de generación: Mata, Rene, Raúl, Irene, Roger, Zapata, Neri, Omar, Mijangos. A mis amigos y compañeros en general: Aguayo, Marco, Horacio, Sinuhé, Rodolfo, Ciro, Alfredo, Pedro, Miriam,...

7 Contenido Objetivos Simbología Lista de figuras Lista de tablas Pag. iv v viii x Capítulo 1 Introducción Dispositivos semiconductores de potencia controlados (DSEP) Características de los dispositivos semiconductores de potencia Comparación entre los diferentes dispositivos Transistor de efecto de campo metal óxido semiconductor (MOSFET) Funcionamiento general Estructura del MOSFET de potencia Características del MOSFET de potencia Super-Junction MOSFET CoolMOS MDmesh Estado del arte Justificación 16 Capítulo 2 Metodología abordada Métodos de caracterización de dispositivos Caracterización experimental Diseño general de circuito de pruebas Método de prueba Modo de funcionamiento Tipo de control Diseño propuesto para los circuitos de prueba Identificación de elementos parásitos Dispositivos analizados Caracterización en simulación Metodología de análisis de resultados 24 Capítulo 3 Conmutación dura Descripción del fenómeno Encendido Apagado Circuito de prueba 3 i

8 3.2.1 Funcionamiento general Circuito propuesto Principio de operación Análisis en simulación Circuito simulado Análisis paramétrico Pruebas experimentales Variación de la resistencia de compuerta R G Variación del voltaje compuerta-fuente V GS Variación de la corriente de carga I carga Variación del voltaje de alimentación V Variación de la inductancia parásita de cableado L c Variación de la inductancia parásita de la fuente L f Variación de la temperatura T Análisis comparativo de evaluación de resultados Tiempos de conmutación Energías de conmutación 46 Capítulo 4 Curvas de salida Descripción del fenómeno Circuito de prueba Funcionamiento general Circuito propuesto Operación Pruebas experimentales Variación de la temperatura T Variación del voltaje compuerta-fuente V GS Análisis comparativo de la evaluación de resultados 57 Capítulo 5 Fenómeno de avalancha Descripción del fenómeno Circuito de prueba Funcionamiento general Circuitos propuestos Principio de operación Pruebas experimentales Variación de la temperatura Variación del voltaje compuerta-fuente V GS Análisis comparativo de evaluación de resultados 71 Capítulo 6 Conclusiones y trabajos futuros 72 Bibliografía 78 ii

9 Anexo I 8 Anexo II 89 Anexo III 92 Anexo IV 99 iii

10 OBJETIVOS Objetivo general Estudiar el comportamiento del SJ-MOSFET y compararlo con el MOSFET convencional a través de pruebas en conmutación dura, avalancha y medición de las curvas de salida Objetivos particulares Estudiar el MOSFET convencional y el SJ-MOSFET de diferentes fabricantes Adaptar los circuitos de prueba que realicen las mediciones definidas en un banco de pruebas Realizar análisis comparativo entre el MOSFET convencional y el SJ-MOSFET para conmutación dura, avalancha y medición de las curvas de salida iv

11 Simbología A A gd A gs C C CS C ds C DS C dsj C gd C GD C GS C gdj C gdo C gs C gso C iss C óx D d óx DUT Ε E crit E ds E g E off E on F h I C I carga I D I Dsat I G I max I min I pic K Superficie efectiva del dispositivo Superficie de traslape compuerta-drenaje Superficie de traslape compuerta-fuente Promedio de la constante elástica longitudinal Capacitancia de la zona de carga de espacio Capacitancia interna del dispositivo drenaje-fuente Capacitancia externa del dispositivo drenaje-fuente Capacitancia de unión drenaje-fuente Capacitancia interna compuerta-drenaje Capacitancia externa del dispositivo compuerta-drenaje Capacitancia externa del dispositivo compuerta-fuente Capacitancia de unión compuerta-drenaje Capacitancia de traslape compuerta-drenaje Capacitancia interna del dispositivo compuerta-fuente Capacitancia de traslape compuerta-drenaje Capacitancia de entrada Capacitancia total del óxido por unidad de área Ciclo de trabajo Espesor del óxido Dispositivo bajo prueba Campo eléctrico Campo eléctrico crítico Desplazamiento del borde de la banda por unidad de dilatación del canal Energía de la banda prohibida Energía disipada en el apagado Energía disipada en el encendido Frecuencia de conmutación Constante de Planck Corriente de conducción constante Corriente de carga Corriente de drenaje Corriente de drenaje de saturación Corriente de compuerta Corriente de conducción máxima Corriente de conducción mínima Corriente pico Constante de Boltzmann v

12 K Capacitancia calorífica g fs L L C L f m n N CS Transconductancia del MOSFET Longitud del canal Inductancia de cableado Inductancia de la fuente Masa efectiva del electron Concentración de portadores en la zona de carga de espacio N D Concentración de donadores en la zona n- P cond P conm Pérdidas por conducción Pérdidas totales por conmutación P tot Pérdidas totales (P cond + P conm ) Q Carga elemental Q Carga de compuerta R DS(on) R G Resistencia drenaje-fuente en el encendido Resistencia de compuerta R n- Resistencia de la zona n - R par SOA T t coff t con t doff t don t f t off t on t r t voff t von V V BR(DSS) V D V DS V GS V TH W W CS Resistencia parásita del circuito Área Segura de Operación temperatura de unión Tiempo de traslape (V DS y I D ) en el apagado Tiempo de traslape (V DS y I D ) en el encendido Tiempo de retardo en el apagado Tiempo de retardo en el encendido Tiempo de caida de la corriente al apagado Tiempo total de apagado Tiempo total de encendido Tiempo de subida de la corriente al encendido Tiempo de subida de la tensión en el apagado Tiempo de caida de la tensión en el encendido Voltaje de alimentación del circuito de prueba Voltaje de ruptura Tensión en difusión Voltaje drenaje-fuente Voltaje compuerta-fuente Voltaje de umbral Ancho del canal de espacio Ancho de la zona de carga W D Ancho de la zona n- α eff β n δ n θ φ F Velocidad efectiva de avalancha Parámetro de la velocidad de electrones Densidad de los portadores móviles (electrones) Incremento de la temperatura Potencial de interfaz de Fermi vi

13 σ Conductividad térmica µ n Movilidad superficial de los electrones ε si ε o ε óx υ n υ ns τ cn Permitividad del semiconductor Permitividad del vacío Constante dialéctrica Velocidad de deriva de los electrones Velocidad de saturación de los electrones Tiempo promedio de dispersión vii

14 Lista de figuras Pag. 1.1 Estructura de los dispositivos de potencia más relevantes Aplicaciones de los dispositivos de potencia controlados Esquema de un capacitor MOS y Estructura de un MOSFET lateral de canal n (tipo 5 enriquecimiento) 1.4 Estructura interna de un MOSFET y circuito equivalente con elementos parásitos Origen de las capacitancias y resistencias parásitas en un MOSFET vertical Características de salida y características de transferencia Curvas del voltaje compuerta-fuente, drenaje-fuente y corriente de drenaje en el encendido Dinámica de la zona de carga de espacio Estructura interna del CoolMOS Resistencia R DS(on) por área efectiva dependiendo del voltaje del bloqueo en MOSFET 14 convencionales y el nuevo transistor CoolMOS 1.11 Estructura interna del MDmesh Inductancias y capacitancias parásitas del circuito Formas de onda para el cálculo de los componentes parásitos al encendido y apagado Definición de los tiempos de conmutación para los dispositivos analizados Conmutación dura durante el encendido y durante el apagado Detalle de conmutación al encendido Detalle de conmutación al apagado Circuito de prueba simplificado y secuencia de disparo y formas de onda típicas Esquemático implementado en PSpice Transitorios de corriente y voltaje en el encendido variando R G.(a) V GS, (b) I D y (c)v DS Transitorios de corriente y voltaje en el apagado variando R G. (a) V GS, (b) I D y (c)v DS Conmutación en el encendido variando la resistencia de compuerta R G Conmutación en el apagado. variando la resistencia de compuerta R G Conmutación en el encendido variando el voltaje de compuerta-fuente V GS Conmutación en el apagado variando el voltaje de compuerta-fuente V GS Conmutación en el encendido variando la corriente de carga I carga Conmutación en el apagado variando la corriente de carga I carga Conmutación en el encendido variando del voltaje de alimentación Vo Conmutación en el apagado. variando del voltaje de alimentación Vo Conmutación en el encendido variando la inductancia de cableado L c Conmutación en el apagado variando la inductancia de cableado L c Conmutación en el encendido variando la inductancia parásita de fuente L f Conmutación en el apagado variando la inductancia parásita de fuente L f Conmutación en el encendido variando la temperatura T Conmutación en el apagado variando la temperatura T Tiempos de conmutación en función de R G (a)encendido y (b)apagado Tiempos de conmutación en función de V GS (a)encendido y (b)apagado Tiempos de conmutación en función de I D (a)encendido y (b)apagado 44 viii

15 3.25 Tiempos de conmutación en función de V DS (a)encendido y (b)apagado Tiempos de conmutación en función de L c (a)encendido y (b)apagado Tiempos de conmutación en función de L f (a)encendido y (b)apagado Tiempos de conmutación en función de T (a)encendido y (b)apagado Energías variando R G (a)encendido y (b)apagado Energías variando V GS (a)encendido y (b)apagado Energías variando I D (a)encendido y (b)apagado Energías variando V DS (a)encendido y (b)apagado Energías variando L c (a)encendido y (b)apagado Energías variando L f (a)encendido y (b)apagado Energías variando T (a)encendido y (b)apagado Circuito de prueba para la medición de las curvas de salida Circuito de prueba simplificado, secuencia de disparo y formas de ondas típicas Inductancias parásitas internas del MOSFET Curvas del CoolMOS a V GS =16V para diferentes temperaturas. a) I D vs V DSon y b) R DSon vs 56 I D 4.5 Familia de curvas del CoolMOS a T=3 C a) I D vs V DSon y b) R DS(on) vs I D Curvas a V GS =16V variando la temperatura. a) I D vs V DSon y b) R DSon vs I D Familia de curvas a T=3ºC. a) I D vs V DSon y b) R DSon vs I D Transitorios de corriente y voltaje durante la avalancha Primer circuito de prueba propuesto para el caso de avalancha, secuencia de disparo y 65 formas de onda típicas 5.3 Segundo circuito de prueba propuesto para el caso de avalancha, secuencia de disparo y 65 formas de onda típicas 5.4 Curvas de salida variando la temperatura con V GS =V. a)coolmos, b)mdmesh y c) 69 MOSFET convencional 5.5 Curvas de salida variando la temperatura con V GS =16V. a) CoolMOS, b)mdmesh y c) 69 MOSFET convencional 5.6 Curvas de salida variando V GS a T=3 C. a) CoolMOS, b)mdmesh y c) MOSFET 7 convencional 5.7 Curvas de salida variando V GS a T=12 C. a) CoolMOS, b)mdmesh y c) MOSFET 7 convencional 5.8 Comparación de las curvas de salida para los tres dispositivos bajo prueba variando la temperatura a (a)v GS =V y (b)v GS =16V Pérdidas totales en el CoolMOS para R DS(on) =.3Ω en modo de corriente a) constante I D =16A b)continua I min =4A e I max =16. c)discontinua I pic =16A 6.2 Pérdidas totales en función de sus parámetros variados para el CoolMOS con R DS(on) =.3Ω, D=.5, f=5khz y modo de corriente a) constante I D =16A b)continua I min =4A e I max =16. c)discontinua I pic =16A AIII.1 Corriente en modo constante 94 AIII.2 Corriente en modo discontinuo 94 AIII.3 Corriente en modo continuo 95 AIII.4 Interpolación de la energía en el encendido y apagado en función de a)i D, b)t, c)l c, d)l 97 AIII.5 Interpolación de la energía en el encendido y apagado en función de a)v DS, b)v GS, c)r G 98 ix

16 Lista de tablas Pag. 1.1 Tabla representativa de la contribución de R DS(on) Valores de los dispositivos analizados Resumen de la variación de parámetros en conmutación dura Condiciones de prueba en conmutación dura Condiciones de prueba en curvas de salida Resumen de resultados de las curvas de salida (V GS = 16V, I D = 16A) Condiciones de prueba en avalancha Condiciones nominales 74 AII.1 Tiempos de conmutación 9 AII.2 Pérdidas de energía por conmutación 91 AIII.1 Resumen de la interpolación de las energías en función de los parámetros variados 96 x

17 Introducción Capítulo 1 Introducción En este capítulo se presenta en forma general la problemática que tiene un diseñador de convertidores electrónicos de potencia asociada, por un lado a la selección adecuada del tipo de dispositivo semiconductor a emplear y por otro lado al modo de conmutación que su diseño presenta. Este estudio inicia con una introducción sobre la electrónica de potencia en general. La electrónica de potencia es una rama de la ingeniería eléctrica, que se encarga de la conversión y del control de la energía eléctrica para diversas aplicaciones, tales como: control de la intensidad luminosa, reguladores de CA y CD, calentamiento por inducción, compensadores de VAR estáticos, filtros activos y muchos más. El elemento base de un sistema electrónico de potencia es el dispositivo que se utiliza para realizar la función de interrupción. Hoy en día la electrónica de potencia aprovecha los avances de la tecnología como son: fabricación de circuitos integrados y dispositivos semiconductores de potencia, que trabajan bajo la supervisión de un control electrónico. La tendencia es producir módulos inteligentes, donde el control, la protección y la etapa de potencia sean integrados en un mismo encapsulado. 1

18 Introducción 1.1 Dispositivos semiconductores de potencia controlados (DSEP) La motivación de usar dispositivos de conmutación en un convertidor es la de incrementar la eficiencia de la conversión, ya que dichos dispositivos se operan solo en los estados de encendido o apagado. Un interruptor ideal presentaría las siguientes características: facilidad de comando tensión de saturación nula corriente de fuga nula tiempos de conmutación nulos densidad de corriente y tensión de bloqueo ilimitados Tal dispositivo no tendría pérdidas de conmutación, de conducción ni de control, por lo tanto la eficiencia del convertidor tendería a ser del 1%. Sin embargo, los componentes reales presentan pérdidas que reducen la eficiencia de los convertidores y, por lo tanto se hace necesario el conocer las características de estos dispositivos para lograr su óptima utilización en las diferentes condiciones de operación Características de los dispositivos semiconductores de potencia Considerando un interruptor ideal, las características requeridas de los dispositivos semiconductores de potencia (DSEP) controlados se pueden resumir de la siguiente manera: alta capacidad de bloqueo, baja corriente de fuga bajas pérdidas por bloqueo manejar alta densidad de corriente bajas pérdidas por conducción tiempos cortos de conmutación bajas pérdidas por conmutación facilidad de control (control por tensión) no necesita circuitos adicionales como snubbers insensibilidad al di/dt y dv/dt robustez en corto circuito estabilidad térmica bajos costos inteligencia y confiabilidad Figura 1.1 Estructura de los dispositivos de potencia más relevantes 2

19 Introducción Es obvio que un solo dispositivo no puede satisfacer todos los requerimientos de igual manera, por lo que se han desarrollado semiconductores de potencia, cuya característica se adapta a los diferentes tipos de aplicación. Los requerimientos de los componentes que actúan como interruptores en convertidores electrónicos se confrontan con las leyes físicas que impiden su realización en un solo componente, por lo que se hace necesario una optimización del semiconductor con respecto a su aplicación. Sin embargo, todos los dispositivos de potencia tienen una propiedad en común que los distingue de los demás componentes electrónicos: disponen en su estructura de una capa gruesa y con un dopado muy bajo para poder soportar las altas tensiones de bloqueo. Adicionalmente, todos los semiconductores de potencia tienen una estructura vertical, que permite un mejor aprovechamiento de la superficie y una mejor distribución de la corriente [1]. En la Figura 1.1 se presenta la estructura de los dispositivos de potencia más relevantes. Resaltan sus propiedades comunes y sus diferencias. Las estructuras fundamentales de los dispositivos de potencia son: la estructura diodo/tiristor, la estructura transistor, la estructura MOSFET y recientemente la estructura del S-J MOSFET que es parte esencial de esta tesis. Hoy en día, al diseñador de convertidores se le ofrece una amplia gama de componentes modernos a diferentes niveles de tensión, de corriente así como de frecuencia y de operación. Los dispositivos más utilizados son: el MOSFET - Metal Oxide Semiconductor Field Effect Transistor - (tecnología unipolar, frecuencias altas, potencias bajas), el IGBT- Insulated Gate Bipolar Transistor - (tecnología híbrida, frecuencias y potencias medianas) y el GTO - Gate Turn-off Thiristor - (tecnología bipolar, frecuencias bajas, potencias altas). Según el mecanismo de transporte de corriente, los dispositivos de potencia se clasifican en componentes unipolares (MOSFET, SIT y S-J MOSFET) y componentes bipolares (diodo, tiristor y transistor bipolar). Los dispositivos bipolares realmente presentan el grupo más amplio en la electrónica de potencia. Su buen comportamiento en conducción se debe a la inyección de portadores en la zona n- a causa de una o dos uniones pn polarizadas directamente. En el transporte de corriente participan tanto electrones como huecos. Por otro lado, las buenas características en conducción contradicen los requerimientos de una rápida conmutación debido precisamente a la inyección de portadores minoritarios (puesto que representan cargas almacenadas). En los dispositivos unipolares, en cambio, participan únicamente portadores mayoritarios en el transporte de corriente y no se modula la conductividad de la zona n -, por lo que su resistencia está determinada solamente por su conductividad intrínseca. De esta manera no se pueden combinar altas tensiones de bloqueo con alta capacidad de corriente. Las ventajas de los semiconductores unipolares como el MOSFET consisten en un buen comportamiento dinámico (no hay cargas almacenadas) y en su control simple y prácticamente sin pérdidas (control de campo) que presenta una estabilidad térmica del dispositivo. Entre los nuevos semiconductores de potencia que han salido al mercado, algunos combinan las ventajas de las dos tecnologías, bipolar y unipolar, en un solo componente híbrido, como es el caso del IGBT. 3

20 Introducción Comparación entre los diferentes dispositivos Los dispositivos semiconductores de potencia antes mencionados se pueden clasificar en función de su capacidad de potencia y de su rango de frecuencia de operación [9] de acuerdo a la gráfica de la figura 1.2. El GTO (tiristor desactivado por compuerta) es un tiristor auto desactivado. Este dispositivo resulta muy atractivo para la conmutación forzada de convertidores y está disponible hasta 4V/3A y hasta frecuencias de 1 khz. El MCT (tiristor controlado por MOS) se puede activar mediante un pequeño pulso de voltaje negativo sobre la compuerta MOS. Los MCT están disponibles hasta 1V/1A y a frecuencias de 2 khz. Los transistores bipolares de alta potencia son comunes en los convertidores de energía a frecuencias menores de 1 khz y su aplicación es eficaz en potencias hasta 12V/4A. Los MOSFET de potencia se utilizan en convertidores de potencia de alta velocidad y están disponibles en una especificación de poca potencia en un rango de 1V, 5 A y en un rango de frecuencia de varias decenas de khz. Los IGBT son adecuados para altos voltajes, altas corrientes y frecuencias de hasta 2 khz. Los IGBT están disponibles hasta 12V/4A. El SITh (tiristor de inducción estático) es un dispositivo de alta potencia y de alta frecuencia. Las especificaciones de uso de corriente de los SITh pueden ser hasta de 12V/3A, y la velocidad de interrupción puede ser tan alta como 1kHz [2]. Recientemente se ha desarrollado una estructura novedosa del MOSFET llamado Super Junction MOSFET, cuya tensión de bloqueo es mucho mayor que la del MOSFET convencional para la misma resistencia R DS(on). Esta resistencia ha disminuido en una relación de 5 a 1 [3], [4] en comparación con el MOSFET convencional para una misma tensión de bloqueo. GTO MCT IGBT MOSFET SIT BJT Figura 1.2 Aplicaciones de los dispositivos de potencia controlados 1.2 Transistor de efecto de campo metal óxido semiconductor (MOSFET) Funcionamiento general El MOSFET fue propuesto y patentado por Lilienfeld en 193, pero no fue exitosamente demostrado hasta 196. El principal problema de la tecnología MOSFET fue el control y la reducción de los estados de la superficie en el interfaz entre óxido y semiconductor. El MOSFET es un transistor unipolar (esto es semiconductor de portadores mayoritarios) controlado por voltaje, que requiere sólo de una pequeña corriente para cargar la capacitancia de entrada y no tiene los tiempos de carga de los portadores minoritarios, por lo que inherentemente es más rápido que los componentes bipolares, siendo los tiempos de CoolMOS

21 Introducción conmutación del orden de los nanosegundos. Sin embargo, los MOSFET tienen problemas de descarga electrostática, por lo que su manejo requiere de cuidados especiales. Antes de abordar el dispositivo completo se examinará primero el capacitor MOS que tiene la configuración como se muestra en la figura 1.3a. Metal Óxido (aislante) Semiconductor tipo P S G D n + n + Substrato del tipo p Óxido Substrato de metal (a) (b) Figura 1.3 a) Esquema del capacitor MOS, b)estructura de un MOSFET lateral de canal n (tipo enriquecimiento) Una capa de óxido se forma en la parte superior de un semiconductor tipo p o n y se coloca un contacto de metal sobre el óxido. El objetivo principal de la capa de óxido es proporcionar un aislamiento entre el metal y el semiconductor, de modo que no haya esencialmente ningún flujo de corriente entre el contacto metálico de la parte superior y el contacto metálico de la parte inferior del semiconductor. La capa de óxido, al actuar como un aislante, ocasiona que la corriente de compuerta sea despreciablemente pequeña (1-12 A a 1-15 A). Este hecho le da al transistor MOS su resistencia de entrada extremadamente alta bajo cualquier condición. Como se había hecho mención, en el MOSFET el electrodo de la compuerta se aísla del camino drenaje-fuente por una película delgada de óxido SiO 2. La existencia de un canal en un MOSFET tipo n de enriquecimiento (figura 1.3b) puede explicarse de una manera simplificada al visualizar la compuerta y el canal n formando dos placas de un condensador con una capa de SiO 2 que actúa como dieléctrico. Cuando la compuerta se polariza positiva con respecto a la fuente, electrones de la banda de conducción del substrato p son atraídos hacia las capas superficiales del espacio entre fuente y drenaje, cambiando la naturaleza eléctrica de este espacio y, por lo tanto, induciendo un canal n entre drenaje y fuente. Un aumento posterior en el voltaje positivo de la compuerta atrae más electrones hacia este canal, provenientes del substrato p, aumentando o enriqueciendo su conductividad. Un parámetro importante del MOSFET es la tensión de umbral V TH, la cual se define como la tensión compuerta-fuente a la que el dispositivo conduce un cierto valor de corriente de drenaje, donde cada fabricante especifica otro valor en sus hojas de datos (para el MDmesh V TH =V GS (I D =25uA), para el CoolMOS V TH =V GS (I D =5uA)). Las variaciones en V TH pueden ocasionar serios problemas en el rendimiento de los dispositivos. La ecuación que rige al voltaje de umbral ideal es la siguiente: V TH = 4 q ε N φ si a F 2 φ F + (1.1) COX 5

22 Introducción donde φ F potencial de Fermi q carga elemental N a densidad de aceptores ε si permitividad del semiconductor C OX capacitancia del óxido Cuando el voltaje de la compuerta es negativo, los electrones son repelidos de este canal, reduciendo su conductividad a cero. De manera dual se puede explicar el funcionamiento de los MOSFET de canal tipo p Estructura del MOSFET de potencia El MOSFET de potencia se basa en la estructura de un MOSFET de baja potencia pero su estructura es vertical (figura 1.4). Los MOSFET de potencia están encontrando cada vez más aplicaciones en los convertidores de alta frecuencia y baja potencia. La mayor ventaja en la utilización de los MOSFETs de potencia es que no tienen los problemas de los fenómenos de ruptura secundaria que tienen los BJT. Por lo tanto, se puede ampliar la curva del área segura de operación. Drenaje D Compuerta R D Fuente SiO 2 n + n + p p n - n - Fuente G R G Compuerta g C gd MOSFET d b C ds R p + b c npn-bjt parásito e n + sub C gs s R s Drenaje Fuente (a) (b) Figura 1.4 a)estructura interna del MOSFET b)circuito equivalente con elementos parásitos El MOSFET es un dispositivo de uso conveniente ya que es fácil de manejar, fácil de paralelar y con una rápida conmutación. Sin embargo, su uso es restringido a niveles de bajos voltajes debido a las propiedades pobres de conducción. Un diseño de alto voltaje requiere una concentración baja de dopado y un aumento del espesor de la capa epitaxial n -. Sin embargo, la relación que se tiene para un MOSFET convencional entre su resistencia de la zona n- y su voltaje de ruptura V BR(DSS) es de R DS(on) ~ V BR(DSS) Eso significa que al aumentar la tensión de bloqueo de un MOSFET por ejemplo de 3V a 6V,es decir duplicarla, la resistencia en el encendido aumenta 6 veces. S 6

23 Introducción Capacitancias intrínsecas de la estructura del MOSFET Las capacitancias intrínsecas son conocidas también como capacitancias parásitas internas del MOSFET. En la figura 1.5 se muestra el origen físico de las capacitancias de un MOSFET vertical. R s Compuerta Fuente Fuente SiO 2 C gso C gso C gdo n + p R n R ch R a R epi p n - C gdj n - C dsj n + R sub sub Drenaje Figura 1.5 Origen de las capacitancias y resistencias parásitas en un MOSFET vertical Entre compuerta y fuente existe una capacitancia C gso, la cual es el resultado de la metalización de la fuente y la cubierta de la compuerta de poli-silicón que esta aislado por una capa de óxido como también de la capa p del canal. Esta capacitancia es grande cuando V GS <V TH o bien la capacitancia llega a ser pequeña cuando el voltaje se incrementa. Una vez que el voltaje de compuerta está por encima del voltaje de umbral V TH, C gso es dominada como la capacitancia de óxido, la cual es constante. Entre drenaje y fuente esta la capacitancia C dsj de la capa espacio-carga en la región de deriva. Este valor varía inversamente con la raíz cuadrada del voltaje drenaje-fuente como se observa en la ecuación (1.2) [5]. donde C ds = C dsj = ( A A ) gd q N 2 ( V + V ) D c ε A gd superficie de traslape compuerta-drenaje V D tensión de difusión si ds (1.2) Finalmente entre drenaje y compuerta esta C gd, una combinación serie de dos capacitancias. Una es C gdo, la cual es la capacitancia de óxido en el área de traslape compuertadrenaje que es independiente del voltaje como se aprecia en la ecuación (1.3) [5] y el otro es C gdj, que es la capacitancia de unión entre drenaje y la interfase óxido-n -. Esta capacitancia se hace pequeña cuando el voltaje de drenaje aumenta según la ecuación (1.4) [5]. 7

24 Introducción C GD teniendo que C gdj = C = A gd gd C = C C gdo gdo gdo q N 2 C + C gdj gdj ( V + V ) ds D ε si gs V ds V V ds gs > V gs (1.3) (1.4) A voltajes bajos de V DS, C gdj no se extiende dentro de la región n -, de esta manera C gd =C gdo. A voltajes altos, la región n - empieza a reducirse, así C gdj aparece en serie con C gdo y la capacitancia C gd se reduce. Resistencia intrínsecas de la estructura MOSFET En la figura 1.5 se muestra la estructura del MOSFET convencional de potencia con las partes más importantes que contribuyen a la resistencia de encendido R DS(on). En transistores MOSFET de altos voltajes, la resistencia R DS(on) es determinada principalmente por el dopado y el espesor de la capa epitaxial y solo un poco por la geometría de la celda y el área del substrato, como se puede apreciar en la tabla 1.1 [6] [7], es decir : R DSon R n WD = q A µ N n D (1.5) Para el diseño de un MOSFET de altos voltajes de bloqueo, la resistencia de la zona de deriva o zona epitaxial R epi ocupa el 96.5 % de la resistencia total R DS(on). Por lo tanto, el principal enfoque para el mejoramiento de la eficiencia de un MOSFET de potencia se puede lograr reduciendo la resistencia de la zona epitaxial o la zona de deriva. Tabla 1.1 Tabla representativa de la contribución de R DS(on) R DS(on) Valor en % Valor en % Resistencia (V DS 3V) (V DS 3V) R s 7.5 R n 6.5 R ch R a 23.5 R epi R sub Características del MOSFET de potencia Características de salida y de transferencia Si la polarización de la compuerta está fija y se incrementa el voltaje de drenaje hacia valores positivos, la corriente empieza a fluir en el canal. Inicialmente, el dispositivo se comporta como un resistor óhmico (región lineal). Sin embargo, a medida que se incre- 8

25 Introducción menta el voltaje de drenaje, la anchura de agotamiento hacia el extremo de drenaje comienza a incrementarse puesto que aumenta la diferencia de potencial entre la compuerta y el extremo de drenaje del canal. El canal comienza luego a estrangularse en el extremo de drenaje. A medida que esto ocurre, la corriente comienza a saturase. En determinado momento, para valores muy grandes de polarización de drenaje, el dispositivo sufre una ruptura, esto es, al incrementar V DS más allá del voltaje de ruptura de la unión p + n -, denotado por V BR(DSS), se provoca el efecto de avalancha (o ionización por impacto), y la corriente de drenaje aumenta rápidamente. La característica de salida de un MOSFET está dada por las ecuaciones de Shockley, las cuales según lo descrito anteriormente se dividen en tres regiones: lineal, de saturación y de corte (figura 1.6). I D Región Lineal Región de saturación i D V = constante DS Canal n Región de corte (a) (b) Figura 1.6 (a)características de salida y (b)características de transferencia V TH V GS Región lineal: Para V DS ( V ) GS V TH con la constante g fs dada por I D, la característica de salida está descrita por la siguiente ecuación: 2 [ ( V V ) V V ] = g (1.6) fs 2 GS TH DS DS donde W g fs = µ ncóx (1.7) L L longitud del canal W ancho del canal µ n movilidad superficial de los electrones C óx capacitancia del MOSFET por unidad de área 9

26 Introducción La capacitancia del MOSFET por unidad de área es donde C óx ε ε 2d óx = (1.8) óx ε o ε óx d óx permitividad del vacío constante dieléctrica espesor del óxido Región de saturación: Para V DS ( VGS V TH ) transferencia y se obtiene remplazando V DS en la ecuación (1.6) por ( GS V TH ) la característica de salida esta dada por la característica de D Región de corte: I fs ( V V ) 2 GS TH V, esto es: = g (1.9) En esta región el voltaje de compuerta-fuente es menor que el voltaje de umbral: V GS <V TH. El MOSFET esta apagado y la corriente de drenaje es cero. Característica de carga de compuerta En la figura 1.7 se muestran las curvas de conmutación idealizadas cuando el MOS- FET es encendido. Las pérdidas por conmutación son producidas básicamente por la fase de traslape de la corriente y el voltaje en el proceso de conmutación, dada por la carga y descarga de las capacitancias parásitas propias del MOSFET. I II III Figura 1.7 Curvas del voltaje compuerta-fuente, drenaje-fuente y corriente de drenaje en el encendido La característica de carga de compuerta que se explica a continuación es valida cuando se carga la compuerta con una corriente de compuerta I G constante durante el proceso de conmutación Fase I: Cuando empieza a crecer V GS la capacitancia de entrada esta dada principalmente por la capacitancia compuerta-emisor C GS, ya que la capacitancia compuerta-drenaje C GD tiene un valor despreciable, dada la alta tensión compuerta-drenaje que se man- 1

27 Introducción tiene casi constante en esta fase. La forma del transitorio de tensión es casi lineal y depende de tres factores: la velocidad de incremento del impulso (V GS ), la resistencia de compuerta y la capacitancia de entrada. donde: C dq IG = CGS + CGD CGS = (1.1) dv dv GS GS dt iss = C iss Q V GS I G capacitancia de entrada del MOSFET carga de la compuerta voltaje compuerta-fuente corriente de compuerta Fase II: Cuando el voltaje de compuerta alcanza la tensión de umbral, empieza a crecer la corriente de colector y la corriente por el canal MOS esta dada por la ecuación (1.6). El voltaje compuerta-fuente V GS presenta un valor casi constante y se carga la capacitancia compuerta-drenaje C GD según la siguiente ecuación: dvgs dvgd I G = IGS + IGD CGS + CGD ( VGS = cte) dt dt dvgs I G CGS = asi CGD = dt dvgd (1.11) dt Fase III: Cuando el voltaje compuerta-fuente alcanza su valor máximo igual al voltaje de la fuente, se terminan de cargar las dos componentes de capacitancias de entrada. La capacitancia compuerta drenaje alcanza su valor máximo, el cual es igual al valor de la capacitancia del óxido de traslape compuerta-colector. De esta manera la capacitancia de entrada del MOSFET está dada por la capacitancia constante del óxido: dqg I G C iss = CGS + CGD C gso + C gdo = COX = = ( VDS = cte) dv dv GD GD (1.12) dt donde: C OX capacitancia total del óxido C gso capacitancia de traslape compuerta-fuente capacitancia de traslape compuerta-drenaje C gdo Característica dinámica del voltaje drenaje-fuente La variación del ancho de la zona de carga de espacio W CS es un dato en términos de la divergencia del flujo de electrones I a la entrada y a la salida de esta zona. La tensión V DS esta relacionada con W CS en todo instante a través de la ecuación (1.13) [8]: V DS q N D 2 = WCS (1.13) 2ε si 11

28 Introducción Drenaje Zona de deriva n - W CS W CS I n Fuente W esto es: Figura 1.8 Dinámica de la zona de carga de espacio dw dt CS = I( t) q N D (1.14) CCS dvds I( t) = A dt (1.15) A ε si CCS = W (1.16) CS donde C CS W CS capacitancia de la zona de carga de espacio ancho de la zona de carga de espacio 1.3 Super-Junction MOSFET Como se vio anteriormente, el MOSFET convencional de potencia es limitado en su desempeño por la resistencia de la zona n-. La capacidad de bloqueo de esta región es determinada por su espesor y su dopado. Para el incremento del voltaje de bloqueo, debe ser simultáneamente reducido el dopado e incrementado el espesor de la capa. Por lo tanto, la resistencia del transistor incrementa desproporcionalmente como una función de su capacidad de bloqueo y para mejorar el transistor se debe reducir la resistencia de la región n-. Recientemente se ha desarrollado una estructura novedosa de MOSFET, llamada Super Junction MOSFET, que ha permitido reducir la resistencia en encendido de este dispositivo unipolar de tal manera que el voltaje de ruptura sea directamente proporcional a la resistencia (R DS(on) ~ V BR(DSS) ). Los fabricantes que desarrollaron esta tecnología, Infineon Technologies, llamaron al nuevo componente CoolMOS, pero actualmente la compañía STMicroelectronics ofrece en el mercado un Super-Junction MOSFET basado en una tecnología similar, pero enfocado más a la reducción de las capacitancias parásitas, el cual llamaron MDmesh. 12

29 Introducción CoolMOS El CoolMOS ofrece un nuevo aprovechamiento para superar el reto de la resistencia en la zona de deriva y se basa principalmente en la estructura del MOSFET convencional [3], [7], [9], [1]. A diferencia de este, tiene bandas verticales tipo p las cuales se encuentran alrededor de una banda tipo n como se muestra en la figura 1.9. Esto permite un incremento del dopado en la zona de deriva, reduciendo su resistencia hasta obtener una relación proporcional entre R DS(on) y V BR como se aprecia en la figura 1.1. Además, esta estructura permite la expansión en la zona de carga espacial en la región epitaxial n-. Para el diseño a mayores voltajes de bloqueo, en el CoolMOS solo se necesita incrementar el ancho de la capa vertical p, sin necesidad de disminuir el dopado, como es el caso del MOSFET convencional. Figura 1.9 Estructura interna del CoolMOS [9] Las principales características que se anuncian para el nuevo dispositivo de acuerdo a [3], [7], [9], [1], son las siguientes: reducción de R DS(on) en una relación de 5 a 1 con la misma área del silicio, lo que significa la reducción del área de silicio para la misma R DS(on) y por ejemplo la fabricación de dispositivos discretos en vez de módulos para altas tensiones reducción de las capacitancias parásitas y consecuentemente un mejor comportamiento dinámico del dispositivo aumento del voltaje de bloqueo Figura 1.1 Resistencia R DS(on) por área efectiva dependiendo del voltaje del bloqueo en MOSFET convencionales y el nuevo transistor CoolMOS [9]. 13

30 Introducción MDmesh STMicroelectronics ha desarrollado una nueva tecnología del MOSFET de potencia [11] que reduce la resistencia de encendido R DS(on) por un factor de 3 a 4, dependiente del voltaje de bloqueo, comparado con un MOSFET de potencia convencional. Esta nueva tecnología ha sido llamado MDmesh (Multiple Drain Mesh) debido a su combinación de cubiertas con mallas horizontales, con una nueva estructura basada en múltiples bandas verticales tipo p (drenaje). Además de una baja resistencia, con esta nueva estructura se tiene como resultado un mejor comportamiento dv/dt [4]. Figura 1.11 Estructura interna del MDmesh [11] Para el desempeño del MDmesh a tenido mucha importancia su novedosa estructura, la cual se aprecia en la figura Las mejoras anunciadas en [4] [11]y [12] para el nuevo dispositivo son: reducción de la resistencia de encendido R DS(on) y en consecuencia reducción de las pérdidas en conducción reducción de la cargas de compuerta hasta un 3%, menor tiempo de apagado y reducción de las pérdidas por conmutación mejor capacidad del diodo intrínseco y un excelente dv/dt Las más importantes característica para reducción de costos de ensamblado, drástica miniaturización de los sistemas, futuros sistemas con la nueva tecnología MOSFET son: reducción de costos de los componentes, frecuencias de conmutación muy elevadas, menores efectos parásitos debido a diseños compactos, menor costo en los impulsores y menores pérdidas. 1.4 Estado del Arte Recientemente se ha desarrollado una estructura novedosa del MOSFET, llamada Super-Junction MOSFET, que ha permitido reducir las pérdidas por conducción y las pérdidas por conmutación, para una misma tensión de bloqueo V (BR)DSS. Estas características han sido presentadas por sus fabricantes Infineon Technologies en [3] y STMicroelectronics en [4]. 14

31 Introducción b)coolmos En [12][4] se ha estudiado el CoolMOS, donde se muestran los resultados experimentales en el encendido y apagado, variando la corriente de drenaje y la resistencia de compuerta, obtenidas en un inversor de pulsos con carga inductiva, comparándolo con el MOSFET convencional. Se llegó a la conclusión que el voltaje de compuerta del CoolMOS es independiente del voltaje de umbral. Hasta la fecha se han realizado diversos estudios acerca del comportamiento del S-J MOSFET mediante circuitos especiales de prueba y comparándolo con el MOSFET convencional. En [7] [9] [1] [14] se llevo a cabo un estudio para el fenómeno de avalancha, donde se muestra que el CoolMOS, ofrece una reducción de la resistencia de encendido y una mejor Área Segura de Operación. Asimismo, en [15] se ha estudiado el comportamiento del CoolMOS variando la temperatura entre 8K y 423K, donde se muestran los resultados experimentales, como los transitorios de las formas de onda de voltaje y de corriente y las pérdidas en el encendido y en el apagado. Con esto se concluye que el aumento de la temperatura incrementa la resistencia de encendido R DS(on) y por lo tanto genera pérdidas mayores. En [16] el CoolMOS se ha estudiado en conmutación dura y en conducción. Los resultados experimentales, de acuerdo al autor, demuestran que las características en conducción son similares a las de un MOSFET convencional pero con una baja resistencia de encendido R DS(on). De igual forma se ha constatado que las características de los transitorios en conmutación dura son similares a los del MOSFET convencional pero con una conmutación más rápida. En [6][17] se logró disminuir el número de componentes en un sistema electrónico de potencia para aplicación de fuentes conmutadas (SMPS), gracias a un circuito integrado, el cual contiene un circuito de control PWM y un interruptor CoolMOS de 6V. Este circuito integrado es adecuado para el uso en SMPS hasta 4W de potencia de salida, y fue desarrollado especialmente para minimizar la necesidad de utilizar componentes externos. b) MDmesh En [11] se ha presentado un análisis comparativo de resultados eléctricos y térmicos en conmutación dura del MOSFET convencional con el MDmesh en un convertidor de potencia de 36W, donde su ciclo de trabajo se varió entre 37% y 43% a una frecuencia entre 11kHz y 12kHz. La principal ventaja usando la tecnología MDmesh fue la reducción de las pérdidas por conmutación, permitiendo una baja temperatura de unión y manteniendo de esta forma el R DS(on) bajo (pérdidas por conducción reducidas). En [12] se han presentados resultados experimentales del MDmesh comparándolo con el MOSFET convencional aplicado a un convertidor (topología boost) en conmutación dura con una potencia de salida de 2W y una frecuencia de conmutación de 1kHz. Los resultados se obtuvieron variando los valores de la resistencia de compuerta y el voltaje de compuerta-fuente. El resultado principal obtenido con esta nueva tecnología fue la reducción de las pérdidas y como consecuencia un incremento en la eficiencia del convertidor. 15

32 Introducción 1.5 Justificación Recientemente ha sido desarrollada y lanzada al mercado una estructura novedosa del MOSFET llamada Super-Junction MOSFET. Dadas sus nuevas características eléctricas y su buen comportamiento dinámico anunciado por sus fabricantes, se hace necesario un estudio más detallado del comportamiento de este transistor para el diseño óptimo de los equipos de potencia. En este sentido, se tiene que considerar la necesidad de un análisis interactivo entre convertidor, función interruptor y componente que se puede generar considerando los aspectos de la aplicación y del tipo de conmutación utilizado. Esto es necesario con el objeto de optimizar el diseño de convertidores en cuanto a eficiencia y frecuencia. El estudio del comportamiento del Super-Junction MOSFET tiene como objetivo suministrar información a: los fabricantes para controlar su producto, preparar fichas técnicas, mejorar el diseño de los componentes y estudiar la influencia de los diferentes parámetros tanto de los dispositivos como del circuito los usuarios, para seleccionar el componente adecuado, en lo que respecta a la tecnología de fabricación en base a una información adicional a la hoja de datos los usuarios, para utilizar la metodología abordada y de esta manera probar los componentes, verificar sus límites, realizar ensayos en condiciones diferentes y obtener una mejor comprensión del funcionamiento del dispositivo De acuerdo al análisis del estado del arte del CoolMOS y el MDmesh se ha detectado que hace falta un estudio más completo del comportamiento de estos dispositivos incluyendo una comparación entre las dos tecnologías del S-J MOSFET y de estas con el MOSFET convencional. En conmutación dura se pretende analizar y comparar el CoolMOS con el MOS- FET convencional variando diferentes parámetros como: inductancias parásitas, temperatura de unión, resistencia de compuerta, voltaje compuerta-fuente, voltaje drenaje-fuente y la corriente de drenaje. De igual forma en avalancha y conducción se pretende realizar un análisis más detallado variando la temperatura de unión y el voltaje compuerta-fuente. 16

33 Metodología abordada Capítulo 2 Metodología abordada En este capítulo se presenta en forma general el método para realizar la caracterización de dispositivos semiconductores en forma experimental. Antes de llevarlo a cabo, se decidió realizar las simulaciones de los circuitos de prueba diseñados en el simulador PSpice, variando los diferentes parámetros que influyen en el comportamiento del S-J MOSFET. Estas simulaciones se realizaron con el fin de obtener una mejor comprensión del comportamiento del dispositivo ante la variación de los diferentes parámetros. 17

34 Metodología abordada 2.1 Métodos de caracterización de dispositivos Los diferentes modos de conmutación y tipos de componentes en el mercado dificultan la selección adecuada de estos últimos sobre la base de sus capacidades reales y adaptadas al diseño del convertidor. Un método interesante de estudio de los dispositivos semiconductores de potencia es el aspecto experimental. Para poder conocer de una manera más precisa el desempeño de un dispositivo semiconductor de potencia y aprovechar al máximo sus características en las diferentes aplicaciones, es necesario analizar con detalle el comportamiento del dispositivo, teniendo en consideración la necesidad de un trabajo interactivo que tome en cuenta los aspectos: convertidor, función interruptor y componente. El estudio del dispositivo implica analizar su comportamiento en circuitos de prueba diseñados de tal manera que reproduzcan fielmente las condiciones de operación del dispositivo en las aplicaciones reales. En nuestro caso, el estudio se llevó a cabo en conmutación dura (encendido y apagado), avalancha y estado estable (conducción). Este estudio del S-J MOSFET es muy interesante, debido a que es un nuevo componente el cual presenta mejores características que el MOSFET convencional. De esta manera se pretende realizar un análisis comparativo de estos dos dispositivo para que el usuario tenga información que le permita seleccionar la mejor opción de acuerdo al tipo de aplicación. 2.2 Caracterización experimental Para realizar la caracterización experimental es necesario diseñar circuitos de prueba con una topología sencilla, poco costosa y con una buena reproducción de las condiciones reales que un dispositivo presenta en una aplicación determinada. Las características requeridas para los circuitos de prueba son las siguientes: número limitado de elementos de potencia y de las fuentes calidad en la reproducción de las condiciones de operación en la aplicación del convertidor independencia entre los diferentes parámetros que deben de estar controlados En la caracterización experimental, el trabajo consiste en realizar las mediciones de los transitorios de corriente y voltaje durante las conmutaciones y de las curvas de salida en estado estable bajo las siguientes condiciones: diferentes casos de conmutación, avalancha y conducción, respectivamente con variación de parámetros del circuito de prueba con los dispositivos S-J MOSFET (Coolmos y MDmesh) y el MOSFET convencional El voltaje drenaje-fuente V DS y la corriente de drenaje I D del dispositivo bajo prueba han sido medidas con un osciloscopio marca TEKTRONIX 784A Diseño general de circuito de pruebas En el diseño del banco de pruebas se toman en cuenta aspectos importantes como: 18

35 Metodología abordada método de pruebas modo de funcionamiento tipo de control La selección dependerá de la calidad de reproducción de las condiciones que presente una aplicación convertidor dada de tal manera que se tenga independencia en el control de los diferentes parámetros, una limitación del número de elementos del circuito y de la potencia instalada de la fuente de alimentación. A continuación se describen estos aspectos Método de prueba El comportamiento de un dispositivo semiconductor de potencia (DSEP) puede ser observado bajo dos situaciones diferentes, ya sea directamente en la aplicación del convertidor ó mediante la realización de circuitos especiales. a) Circuitos de aplicación a convertidores Cuando se evalúa directamente el desempeño del componente en un convertidor, se presentan las interacciones entre el convertidor y la carga sobre el dispositivo. La evaluación bajo estas condiciones presenta las características siguientes: Son las condiciones reales: eléctricas, térmicas y mecánicas (entorno real del componente). La potencia instalada es elevada (función de la aplicación). Los parámetros accesibles son función del convertidor y la naturaleza de la carga. Globalmente, se tiene el caso real, pero muy dependiente de la aplicación, teniéndose poca flexibilidad y grandes dificultades para obtener y sobreponer los resultados. b) Circuitos especiales Cuando se diseñan circuitos especiales de prueba para el estudio y la caracterización de DSEP, esto permite un mejor control de las condiciones de prueba y una buena reproducción de las condiciones típicas de conmutación. En el caso de la conmutación dura (PWM) los circuitos especiales de pruebas han sido ampliamente usados. Globalmente se tiene una mayor flexibilidad en la variación de los parámetros externos del circuito, pero no es la aplicación real del componente a evaluar Modo de funcionamiento Circuitos de prueba han sido realizados con el fin de analizar el fenómeno de conmutación de un interruptor. Este puede ser un convertidor particular que ofrece las condiciones correspondientes al componente a estudiar. Para lograr esto se le añaden componentes auxiliares tales como condensadores, inductores, fuentes e interruptores, las cuales permiten definir la condición de prueba. Un objetivo es la limitación del número de elementos y la energía instalada. La estructura adoptada podrá funcionar ya sea de forma repetitiva o en modo impulsional. 19

36 Metodología abordada a) Modo repetitivo Cuando el modo de funcionamiento es en modo repetitivo, el control es a frecuencia fija con un ciclo de trabajo reducido con el fin de limitar el incremento de temperatura del componente. Este modo de funcionamiento tiene la ventaja de ser una evaluación muy cercana a la realidad respecto al cableado y los aspectos térmicos, pero no es adecuado para analizar la conmutación propia del componente. La repetición de ciclos permite establecer métodos de medición por acumulación y efectuar correcciones de ruido síncronos. Sin embargo esta estrategia presenta los siguientes problemas: Potencia instalada igual a las pérdidas del componente, lo que requiere un sistema de enfriamiento y cableado necesariamente grandes. Interdependencia de parámetros: frecuencia, ciclo de trabajo, temperatura, etc. b) Modo impulsional El funcionamiento en modo impulsional es una estrategia de pruebas donde se trata de una experimentación en valores reales de corriente, tensión y temperatura. Además el componente es sometido una sola vez a las condiciones de conmutación lo que, como ya se mencionó, permite una limitación en número de componentes y de la potencia instalada de la fuente y por otro lado mayor compactación de los componentes, lo cual permite reducir el cableado Tipo de control Para el control de la operación de los dispositivos auxiliares, así como el disparo del dispositivo bajo prueba, existen dos posibilidades: automático o de tiempo preestablecido. a) Control automático En este esquema de comando, el encendido y apagado de los dispositivos auxiliares y bajo prueba se realizan automáticamente a valores determinados de voltaje o corriente. Este sistema de control permite condiciones de conmutación que pueden ser ajustadas independientemente de la carga. Es un sistema de control directo. b) Tiempo preestablecido En este tipo de comando se establecen los tiempos de encendido y de apagado de los dispositivos. Este es un sistema de control en lazo abierto, donde los parámetros son solo indirectamente controlados Diseño propuesto para los circuitos de prueba Los circuitos de prueba empleados en cada uno de los modos posibles de conmutación presentan las siguientes características: modo de funcionamiento impulsional (one shot) que permite limitar la energía solicitada a la red lo que facilita hacer pruebas en casos extremos 2

37 Metodología abordada uso de un control de tiempo preestablecido capaz de asegurar por un lado su función en los diferentes modos de conmutación y por otro lado ser configurado para un tipo de control dado en función de los parámetros propios del interruptor bajo prueba minimización del número de elementos auxiliares, de manera que los resultados obtenidos sólo se consideran que son debidos al efecto del dispositivo bajo prueba (DUT) y no a elementos externos interdependientes que modifiquen el comportamiento del dispositivo; esto se realiza con el fin de controlar mejor las condiciones impuestas al dispositivo semiconductor en una aplicación real control estático de la temperatura, mediante el calentamiento del dispositivo bajo prueba por medio de una placa de aluminio Se propone desarrollar circuitos especiales de prueba para cada tipo de conmutación tomando en cuenta las consideraciones de diseño definidas anteriormente. El principio de diseño se plantea considerando las siguientes partes: el circuito bajo prueba, el cuál es encargado de reproducir las condiciones de la aplicación circuito auxiliar integrado por componentes pasivos e interruptores auxiliares que debe permitir un ajuste independiente de los parámetros de las condiciones de prueba Identificación de elementos parásitos Antes de presentar la metodología de análisis de resultados, se caracterizaron los elementos externos de los circuitos de prueba. En esta parte se identifican los diferentes problemas relacionados con los elementos utilizados en las mediciones (equipo de medición y circuitos de prueba), que pueden ocasionar una mala interpretación de los fenómenos de conmutación para un componente dado, así como errores importantes en el cálculo de pérdidas. Se hacen a continuación algunas recomendaciones que permiten mejorar la calidad de las mediciones. Una caracterización de los diferentes elementos se considera interesante en vista de la influencia que pueden tomar estos en función de las condiciones de prueba durante la conmutación. Este análisis permitirá corregir los errores que se pudieran agregar a los fenómenos propios del componente. Al diseñar cualquier circuito de prueba para componentes semiconductores, es importante la identificación de los elementos parásitos externos al dispositivo semiconductor bajo prueba, para que de esta manera puedan ser controlables y se puedan reducir los efectos ocasionados en el dispositivo bajo prueba. De esta manera, las mediciones realizadas reproducen con más confiabilidad el comportamiento del DUT. Inductancia parásita de cableado A una gran velocidad de conmutación (pendiente de corriente), la inductancia de cableado es un elemento muy importante en una celda de conmutación, puesto que causa una caída de tensión adicional. Por esto se hace un análisis detallado en las diferentes etapas de conmutación dura con el fin de conocer su influencia durante las mismas. En la figura 2.1 se muestra el circuito donde se definen las inductancias parásitas del DUT. 21

38 Metodología abordada V I carga V GD D L c V DS R G G V GS S V DS C par V GG L f V Lf Figura 2.1 Inductancias y capacitancias parásitas del circuito. El cálculo de la inductancia de cableado se realizó usando el principio básico de que un inductor se opone al cambio de corriente. En la figura 2.2 se muestran en forma ideal los transitorios de una conmutación dura al encendido y se aprecia como en el momento que la corriente crece con una cierta pendiente (di/dt), se presenta una caída de tensión en las terminales del dispositivo (ΔV DS ). Conociendo los valores de estas variables, es posible estimar la inductancia parásita de cableado L c del circuito de prueba mediante la siguiente expresión: Lc VDS did dt = (2.1) De la misma manera se puede estimar L c de los transitorios al apagado, con la diferencia de que en este caso el di/dt es negativo, es decir L c causa un pico de tensión (figura 2.2b) (a) (b) Figura 2.2 Formas de onda para el cálculo de los componentes parásitos a)encendido b)apagado Inductancia parásita de la fuente Una inductancia parásita importante es la inductancia de la fuente, puesto que por ésta fluye la corriente total del dispositivo y un cambio en esta corriente (di D /dt) causa una caída de tensión V Lf, la cual aumenta o reduce la tensión compuerta-fuente V GS influyendo drásticamente en el comportamiento del dispositivo. De esta manera, la inductancia L f pro- 22

39 Metodología abordada voca una retroalimentación del circuito de potencia hacia la compuerta, por lo que su valor tiene que mantenerse muy bajo. La inductancia parásita de la fuente L f se puede estimar mediante la siguiente expresión: donde VLf VLf L f = (2.2) did dt es determinada como: V = V V (2.3) Lf GG GS Capacitancia parásita del circuito Otro elemento parásito del circuito es la capacitancia parásita C par cuyo efecto se puede apreciar en los transitorios de apagado (figura 2.2b). Esta capacitancia se puede calcular mediante la ecuación (2.4): I D C par = dvds (2.4) dt 2.3 Dispositivos analizados Para evaluar las características del S-J MOSFET se analizaron experimentalmente tres dispositivos de dos diferentes fabricantes: el CoolMOS de Infineon Technologies, el MDmesh y el MOSFET convencional de STMicroelectronics. Se escogieron dispositivos de clases de tensión y corrientes similares. En la tabla 2.1 se muestran los parámetros principales de los dispositivos seleccionados tal y como están especificadas en las hojas de datos (ver anexo I). Símbolo Tabla 2.1 Valores de los dispositivos analizados Valor Parámetro CoolMOS MDmesh MOSFET Conv. (SPP11N6S5) (STP12NM5FP) (STP1NC5) V (BR)DSS Voltaje drenaje-fuente (V GS =) V V GS(max) Voltaje compuerta-fuente V I D Corriente de drenaje continuo (25 C) A I D Corriente de drenaje continuo (1 C) A I DM Corriente de drenaje (pulsante) A P Tot Potencia total de disipación a T=25 C W T j Temperatura máxima de unión C I AR Corriente de avalancha no repetitiva A E AS Energía de avalancha (pulso) mj V GS(th) Voltaje compuerta-fuente de umbral V Unidad Tomando en cuenta los datos de cada dispositivo dados por el fabricante, se definieron los valores nominales para cada parámetro como se puede apreciar en la tabla

40 Metodología abordada 2.4 Caracterización en simulación Antes de llevar a cabo la caracterización experimental de los dispositivos bajo prueba, fue necesario saber el rango de valores dentro del cual se variará cada parámetro. Se decidió simular los circuitos de prueba diseñados en el simulador PSpice, variando los parámetros que más influyen en el comportamiento del DSEP. Esta variación se realizó a través de un análisis paramétrico. La simulación se llevó a cabo también con el fin de obtener una mejor comprensión del comportamiento del dispositivo ante la variación de los diferentes parámetros. La tabla 2.2 muestra el rango de variación obtenido para cada parámetro así como su valor nominal. El valor nominal se define tomando en cuenta la hoja de datos de cada dispositivo bajo prueba. Tabla 2.2 Resumen de la variación de parámetros en conmutación dura Variación de parámetros Valores Valor nominal Resistencia de compuerta R G [Ω] 4.7, 1, 27, 33 y Corriente de conducción I c [A] 4, 8, 12 y Voltaje de alimentación V [V] 1, 2, 3 y 4 3 Voltaje compuerta-fuente V GS [V] 1, 15 y Temperatura de unión T j [ºC] 3, 6, 9 y 12 3 Inductancia de cableado L C [nh] 13, 5 y 1 13 Inductancia de fuente L f [nh] 14, 2 y Para realizar las simulaciones con más precisión, es necesario reproducir las condiciones reales de funcionamiento de los circuitos de prueba incluyendo los elementos parásitos en el modelo del circuito a simular. En este sentido, las inductancias parásitas que se presentan debido al exceso de cableado son muy importantes puesto que repercuten en la operación del dispositivo, como se explico en el punto Para esto se realizó un análisis paramétrico en simulación, variando esta inductancia a diferentes valores así como la inductancia de la fuente. 2.5 Metodología de análisis de resultados Para poder analizar los resultados experimentales, obtenidos en forma de transitorios de corriente y tensión, se escogió el cálculo de parámetros importantes para el usuario, como los tiempos de conmutación y las energías disipadas. Los tiempos de conmutación para los dispositivos bajo prueba (CoolMOS, MDmesh y MOSFET convencional), se definieron como se muestra en la figura 2.3. Posteriormente se llevó a cabo el análisis para calcular las pérdidas por conmutación (energías disipadas durante el encendido y el apagado). Estas pérdidas ocurren debido a la presencia simultánea del voltaje drenaje-fuente V DS y de la corriente de drenaje I D durante cada transitorio, comportamiento típico para la conmutación dura. 24

41 Metodología abordada VGS.9 Vth.1.9 VDS ID.1 tdon tr tvon tdoff tvoff tf tcon tcoff donde: t don t r t von t con t on ton toff Figura 2.3 Definición de los tiempos de conmutación para los dispositivos analizados tiempo de retardo en el encendido: desde el 1%V GS (on) al 1%I D (on) tiempo de subida de la corriente al encendido: desde el 1%I D (on) al 9%I D (on) tiempo de caída de tensión en el encendido: desde el 9%V DS al 1%V DS tiempo de traslape (V DS y I D ) en el encendido: 1%I D (on) al 1%V DS (on) tiempo total del encendido: 1%V GS (on) al 1%V DS (on) di/dt on rapidez de cambio de la corriente I D al encendido: (1%I D 9%I D )/t r dv/dt on rapidez de cambio del voltaje V DS al encendido (1%V DS 9%V DS )/t von t doff t f t voff t coff t off tiempo de retardo en el apagado: desde el 9%V GS (off) al 1%V DS (off) tiempo de subida de la corriente al apagado: desde el 9%I D(off) al 1%I D(off) tiempo de subida de tensión en el apagado: desde el 1%V DS(off) al 9%V DS(off) tiempo de traslape (V DS y I D ) en el apagado: 1%I D(off) al 1%V DS(off) tiempo total del apagado: 9%V GS(off) al 1%I D(off) di/dt off rapidez de cambio de la corriente I D al apagado: (1%I D 9%I D )/t f dv/dt off rapidez de cambio del voltaje V DS al apagado (1%V DS 9%V DS )/t voff V TH voltaje de umbral 25

42 Metodología abordada Las pérdidas de energía por conmutación en el encendido y en el apagado se obtuvieron mediante integración numérica en MATLAB según las siguientes ecuaciones: t+ tcon [ v ] DS t) id ( t E = ( ) dt (2.5) on t t+ tcoff [ v ] DS t) id ( t E = ( ) dt (2.6) off t Tomando los transitorios simplificados de la figura 2.3, las ecuaciones (2.5) y (2.6) tienen la siguiente solución analítica aproximada: E E on off = V i t / 2 (2.7) c arg a con = V i t / 2 (2.8) c arg a coff Las mediciones de los transitorios en conmutación dura (encendido y apagado), avalancha y curvas de salida se guardaron como formato de datos y posteriormente se realizó su procesamiento con ayuda de los programas MATLAB y Excel, obteniendo de esta forma los tiempos de conmutación para los dispositivos bajo prueba, como también el valor de las energías, ambas durante el encendido y el apagado. El programa realizado en MATLAB para el cálculo de las energías está presentado en el anexo IV. 26

43 Conmutación dura Capítulo 3 Conmutación dura Este capítulo presenta el análisis comparativo en base a los resultados experimentales y en simulación del comportamiento en conmutación dura de los siguientes tres dispositivos: CoolMOS, MDmesh y MOSFET convencional. Para obtener un análisis más detallado del desempeño de los transistores MOSFET en este tipo de operación bajo diferentes condiciones, se variaron los siguientes parámetros que más impactan en las pérdidas durante las fases de conmutación: resistencia de compuerta R G, corriente de conducción I D, voltaje de alimentación V, voltaje compuerta-fuente V GS, temperatura de unión T j, inductancia parásita del cableado L c e inductancia parásita de la fuente L f. Con esto se pretende estudiar la influencia de los diferentes parámetros en las formas de onda, las pérdidas y los tiempos de conmutación de los dispositivos. 27

44 Conmutación dura 3.1 Descripción del fenómeno La conmutación dura en un dispositivo de potencia se define cuando se presenta al mismo tiempo un traslape de corriente y tensión durante los transitorios de encendido y apagado. Por lo tanto, la conmutación dura de un dispositivo semiconductor de potencia se puede presentar tanto en la fase de encendido (permanece la tensión de bloqueo, mientras el dispositivo está ya conduciendo corriente), figura 3.1a, como en la fase de apagado (permanece la corriente de conducción, mientras el dispositivo está ya bloqueando tensión),figura 3.1b. v(t) i(t) i(t) v(t) P(t)=i(t)*v(t) P(t)=i(t)*v(t) (a) (b) Figura 3.1 Conmutación dura (a)durante el encendido, (b)durante el apagado Las figuras 3.2 y 3.3 presentan de forma simplificada los transitorios típicos de corriente y tensión así como de la potencia disipada en la etapa de encendido y apagado en conmutación dura, respectivamente Encendido Durante el encendido (figura 3.2) se aprecian diversas fases en el comportamiento de los transitorios de corriente y voltaje del dispositivo, las cuales se pueden clasificar de la siguiente manera: Fase A (t 1 <t<t 2 ): En el instante t 1 se da la orden de encendido mediante la tensión V GS aplicada a la compuerta. En esta primera fase la capacitancia de entrada del MOSFET esta dada principalmente por la capacitancia compuerta-fuente C GS de acuerdo a la ecuación (1.1) del capítulo 1. Cuando el voltaje de compuerta alcanza el voltaje de umbral, en el instante t 2, empieza a crecer la corriente de drenaje, es decir la corriente del canal MOS, la cual está dada por la ecuación de Shockley(1.6). Fase B (t 2 <t<t 3 ): En el instante en que V GS V TH la corriente I D crece con una pendiente controlada por la resistencia de compuerta R G. En este periodo se puede apreciar una caída de tensión en el dispositivo debido a la inductancia parásita de cableado del circuito de prueba (con la caída de tensión y la pendiente de corriente es posible estimar el valor de la inductancia parásita de cableado). En el instante t 3, la corriente del dispositivo alcanza su valor máximo, que corresponde al pico de recuperación inversa del diodo de libre circulación, necesario para darle camino a la energía almacenada en la carga inductiva. En este 28

45 Conmutación dura momento el diodo recupera su capacidad de bloqueo y el voltaje drenaje-fuente V DS puede empezar a decrecer. Figura 3.2 Detalle de conmutación al encendido Fase C (t 3 <t<t 4 ): En este periodo el voltaje drenaje-fuente V DS decrece hasta el voltaje de conducción del dispositivo V DS(sat). Se observa una primera pendiente elevada, debido principalmente al bajo valor de la capacitancia drenaje-fuente C DS, seguida de una pendiente menor, debido a que en este instante la capacitancia adquiere un valor elevado (dependencia no lineal de la tensión de una capacitancia de unión, efecto Miller ecuación (1.2)). La segunda pendiente también depende de la modulación de la zona n Apagado En los resultados obtenidos en simulación, ilustrados en la figura 3.3, se aprecian diversas fases en el comportamiento de los transitorios de corriente y voltaje del dispositivo de manera análoga al encendido, las cuales se pueden clasificar de la siguiente manera: Fase A (t 1 <t<t 2 ): En el instante t 1 se da el comando para apagar al dispositivo por medio de la compuerta. El voltaje compuerta-fuente V GS empieza a decrecer y se descarga la capacitancia de entrada del MOSFET. Esta fase dura hasta que V GS alcanza el voltaje de umbral V TH y representa el tiempo de retardo que exhibe el dispositivo al ser apagado. Fase B (t 2 <t<t 3 ): En el instante t 2, cuando V GS <V TH, se abre inmediatamente el canal MOS. En este momento el dispositivo está listo para bloquear y el voltaje V DS empieza a crecer con una pendiente inicial poco pronunciada (debido a que C DS es grande), seguida de una pendiente mayor, ya que C DS presenta un comportamiento no lineal y dependiente del voltaje disminuye su valor (ver ecuación (1.2)). En esta fase se aprecia una disminución de corriente en el dispositivo I D, debida principalmente a la capacitancia parásita del circuito de prueba C par. dvds I D = C par (3.1) dt 29

46 Conmutación dura Figura 3.3 Detalle de conmutación al apagado Fase C (t3<t<t4): En el instante t 3 el voltaje drenaje-fuente V DS alcanza el valor de la fuente V y el voltaje en las terminales del diodo de libre circulación se polariza directamente, dejando que este entre en conducción. La forma de onda en la corriente de drenaje I D cae inicialmente con una pendiente pronunciada y limitada únicamente por la inductancia parásita de cableado. 3.2 Circuito de prueba El circuito de prueba es en forma modular y se diseñó para realizar la conmutación dura. En la figura 3.4 se muestra el circuito empleado. Este circuito presenta únicamente dos interruptores auxiliares (AUX1 y AUX2) y una inductancia de carga de un valor elevado, que se puede considerar como una fuente de corriente de valor constante durante el tiempo que duren las conmutaciones Funcionamiento general El circuito de potencia a utilizar para conmutación dura debe funcionar en modo impulsional para permitir limitar la energía solicitada a la red, por el contrario, el interruptor bajo prueba estaría expuesto a corrientes de drenaje I D y voltajes drenaje-fuente V DS elevados, lo cual provocaría el calentamiento o la destrucción del mismo. Esto se evita con el uso de elementos auxiliares, los cuales ayudan a controlar mejor las condiciones impuestas al dispositivo semiconductor. Para poder accionar a los dispositivos auxiliares, así como el disparo del dispositivo bajo prueba se necesita de un sistema de control que permita comandar el encendido y el apagado. Este sistema de control nos va a permitir ajustar las condiciones de apagado como es el tiempo de encendido y el tiempo de apagado. El estudio de las características en conmutación dura de los transistores CoolMOS, MDmesh y MOSFET convencional se basa en la estructura típica de un troceador. Para este caso se diseñó un convertidor forward, en el cual la fuente de alimentación V, un interruptor auxiliar (AUX2) y un inductor L carga son usados como fuente de corriente. La temperatura de unión del DUT es controlada, ya que se evita el incremento de temperatura debido a la corriente de arranque con el uso de interruptores auxiliares. 3

47 Conmutación dura Circuito propuesto En la figura 3.4a se muestra el circuito de prueba simplificado para conmutación dura, donde el valor de L carga es de 16mH. Las señales de disparo de los dispositivos empleados, así como las curvas características se muestran en la figura 3.4b. Los elementos críticos de diseño para este circuito de prueba son: el valor de la inductancia de carga L carga, que debe de ser suficientemente elevado, para que la corriente durante el tiempo de prueba sea considerada constante y un valor pequeño de resistencia parásita R ind en el orden de miliohms. Fase de prueba R ind AUX1 Módulo AUX2 AUX1 D1 L carga DUT Vo I L carga I DUT AUX2 DUT V DUT t1 t2 t3 t4 t5 t6 (a) (b) Figura 3.4 (a) Circuito de prueba simplificado, (b) Secuencia de disparo y formas de onda típicas Principio de operación El funcionamiento del circuito de prueba en conmutación dura se puede dividir en cuatro etapas las cuales se describen a continuación. Etapa 1: Carga lineal de la corriente (t 1 <t<t 2 ) En el instante t 1 el interruptor AUX2 es encendido y permanecen apagados los interruptores AUX1 y el DUT. En este momento, la corriente en el inductor L carga se incrementa en forma lineal hasta que el interruptor AUX2 es apagado en el instante t 2. La ecuación que rige el comportamiento del circuito en términos de sus parámetros es como sigue: di Vo = i Rind + Lc arg a + VAUX 2( on) (3.2) dt donde V AUX2(on) es la tensión de conducción de AUX2 Resolviendo la ecuación (3.2) y considerando que las condiciones iniciales son I(+) = (la corriente inicial en el inductor es cero), la resistencia R ind y la caída de tensión V AUX2(on) son muy pequeñas y por lo tanto se pueden despreciar, se obtiene que la corriente i(t) crece en forma lineal por medio de la siguiente expresión: V i( t) = ( t t1 ) (3.3) L c arg a 31

48 Conmutación dura Si L carga es muy grande ( Lc arg a >> VLc arg a ( t 2 t1) ), entonces I L puede ser considerada constante durante la conducción y las conmutaciones del DUT. Etapa 2: Libre circulación (t 2 <t<t 3 ) En el periodo de tiempo t 2 <t<t 3 todos los interruptores permanecen apagados. En esta etapa la corriente es casi constante y las pérdidas son debidas solo a la resistencia parásita del inductor y la conducción del diodo. Esta etapa es importante para estabilizar la tensión de la fuente Vo y mostrar el comportamiento de recuperación inversa del diodo al momento del encendido del DUT. Etapa 3: Encendido en conmutación dura (t 3 <t<t 4 ) En el instante t 3 el interruptor bajo prueba es encendido, mientras que los interruptores AUX1 y AUX2 permanecen apagados. En este momento se presenta el encendido en conmutación dura del dispositivo bajo prueba, incluyendo la recuperación inversa del diodo de libre circulación D1. Etapa 4: Apagado en conmutación dura (t 5 <t<t 6 ) En el instante t 5 el interruptor bajo prueba es apagado y permanecen apagado los interruptores AUX1 y AUX2. En este momento se presenta el apagado en conmutación dura del dispositivo bajo prueba. En el periodo (t 5 <t<t 6 ) se muestra una sobre tensión, debida principalmente a la inductancia parásita de cableado. 3.3 Análisis en simulación Los resultados mediante simulación se obtuvieron antes de la caracterización experimental de los dispositivos bajo prueba, variando los parámetros mencionados al principio del capitulo: R G,V DS, V GS, I D, Lc y L f. El análisis paramétrico en PSpice ayudó a definir el rango de variación de estos parámetros en las pruebas experimentales. Figura 3.5 Esquemático implementado en PSpice Circuito simulado En la figura 3.4 se muestra el esquemático implementado en el simulador PSpice. Con el fin de obtener por un lado resultados realistas y por otro lado garantizar simulaciones rápidas, se tomaron las siguientes consideraciones: 32

49 Conmutación dura La inductancia de carga es sustituida por una fuente de corriente constante. Solo se simularon los periodos de conmutación (encendido/apagado). Se consideran los elementos parásitos más importantes como inductancia de cableado y de emisor Análisis paramétrico Se realizó un análisis paramétrico y se determinó la tendencia de variación de los transitorios de corriente y tensión para cada parámetro variado. En las figuras 3.5 y 3.6 se muestra solo el paramétrico para la variación de R G. De igual forma se variaron los otros parámetros tomando en cuenta el mismo circuito de la figura 3.4. R G R G R G R G Figura 3.6 Transitorios de corriente y voltaje en el encendido variando R G.(a) V GS, (b) I D y (c)v DS Figura 3.7 Transitorios de corriente y voltaje en el apagado variando R G. (a) V GS, (b) I D y (c)v DS En las figuras 3.6 y 3.7 se aprecia la tendencia del comportamiento del dispositivo variando la resistencia de compuerta R G entre Ω y 5Ω durante el encendido y el apagado. De acuerdo a esto, se tomaron los valores más perceptibles durante los transitorios. De igual forma se realizó con los demás parámetros y se llegó a tener el rango de valores adecuados para cada uno. Las condiciones de prueba, el rango de valores de parámetros, los componentes auxiliares y los dispositivos estudiados se presentan en la tabla