Dispositivos de las tecnologías CMOS

Tamaño: px

Comenzar la demostración a partir de la página:

Download "Dispositivos de las tecnologías CMOS"

Teresa Morales Maidana
hace 8 años
Vistas:

1 Dispositivos de las tecnologías CMOS MOSFET: canal N y canal P (únicos dispositivos en chips digitales) BJT: PNP de mala calidad (dispositivos parásitos. Se usan como diodos) Resistencias Condensadores Autoinducciones - Algunos dispositivos pasivos implican pasos adicionales de fabricación. - Las tecnologías BiCMOS incluyen además BJTs NPN y PNP de buena calidad

Se usan como diodos) Resistencias Condensadores Autoinducciones - Algunos dispositivos

2 z Transistor BJT vertical y x x C B E C B E P + N + P + N P Ic PNP BJT El colector siempre es el sustrato N P Aplicaciones: Referencias de tensión Band Gap Muy poca ganancia (β =5) F

3 Transistor BJT Lateral z E y x G B SUB x C SUB B C G E SUB B C E G P P + N + P + P + N Ic Isub N P PNP Terminales B y G conectados juntos para evitar conducción por MOSFET parásito Hay un PNP vertical parásito que también conduce

4 (5 cuadros) W RESISTENCIAS (Lámina conductora: 2 dimensiones) Nº de cuadros = L / W R = ρ x Nº de cuadros 1 c 1 c 1 c 1 c 1 c L Parámetros: L W N. of Bends (número de pliegues) 1 c 1 c 1 c 1 c 1 c 0.6c 1 c 1 c 1 c 1 c 1 c (13.2 cuadros) 1 c 1 c (11 cuadros) 1 c 1 c 1 c 1 c 1 c 1 c 0.6c 1 c 1 c 1 c 1 c 1 c

of Bends (número de pliegues) 1 c 1 c 1 c 1 c 1 c 0.

5 S A B RNWELL 1000 Ω / P P + N + N + N A S B S A B RDIFFP 140 Ω / P N + N P + A S B A B RPOLY 8 Ω / 50 Ω / P Oxido grueso A B

6 Resistencias - Las resistencias construidas en el silicio (RNWELL, RDIFFP) se pueden considerar como transistores J-FET con una tensión de pinch-off muy grande. - Esto se traduce en unas dependencias de la resistencia con el voltaje y la temperatura malas. ρ (Ω/ ) Coef. V (ppm/v) Coef. T (ppm/k) Tolerancia RNWELL % RDIFFP % RPOLY % RPOLY HR % METAL %

- Esto se traduce en unas dependencias de la resistencia con el voltaje y la temperatura malas.

7 CONDENSADORES MOS cap. UNION MOS varactor C LF Cox P Acumulación HF ~1/3 Cox Inversión 0 V Condensador de ACUMULACION (varactor) Condensador de INVERSION (transistor) N + N + N + P + P + P N P N

8 Condensadores MOS de acumulación No se necesitan pasos adicionales en su fabricación. (CMOS éstandar) Alta densidad de capacidad (ff/µm 2 ). Mayor que otros tipos de condensador Tiene polaridad. Requiere un nivel de DC. Varactor. C(V). Coeficiente de voltaje malo. Coeficiente de temperatura malo. Aplicaciones: Varactor, Desacoplo de alimentación...

Mayor que otros tipos de condensador Tiene polaridad. Requiere un nivel de DC. Varactor.

9 Condensador de Doble Polisilicio Condensador MIM Z X Oxido grueso Poly 2 Poly 1 Metal N Siliciuro Y Condensador interdigitado X

10 Condensadores de doble poly / MIM Necesitan pasos de fabricación adicionales No tienen polaridad Asimétricos. La capacidad parásita al sustrato es mucho mayor en la placa inferior Precisos Condensadores interdigitados No necesitan pasos de fabricación adicionales Simétricos Densidad de capacidad aceptable en tecnologías CMOS finas Poco precisos. Tolerancia: 40 %

La capacidad parásita al sustrato es mucho mayor en la placa inferior Precisos

11 AUTO INDUCCIONES Capas de metal grueso (menor resistencia serie) Sustrato de alta resistividad (poco dopado) Rango: decenas de nh (f > 1GHz) Qmax ~ 10 Modelado: ASITIC A B A B A C1 L SUB Rs B C2

12 TRANSISTOR MOSFET D G I D B V DS I D LINEAR TRIODO OHMICA V GS SATURACION S I Dsat SATURACION V GS CORTE CORTE V DS V T V GS

13 TRANSISTOR MOSFET en SATURACION (V DS > V OV ) I D = K P 2 W L (V GS V T ) 2 ; Definimos: V OV = (V GS V T ) I D = K P 2 W L V 2 OV K P depende de la tecnología y del tipo del transistor (canal N o P). K P = µ 0 C OX unidades : A/V 2 µ 0 : Mobilidad de los portadores en el canal (m 2 /(V s)). La mobilidad de los electrones suele triplicar a la de los huecos. C OX = ε 0ε SiO2 t ox : Capacidad del óxido de puerta por unidad de área (F/m 2 ) W y L son el ancho y largo del canal del MOSFET

K P = µ 0 C OX unidades : A/V 2 µ 0 : Mobilidad de los portadores en el canal (m 2 /(V s)).

14 TRANSISTOR MOSFET en SATURACION La corriente depende ligeramente de V DS : I D = K P 2 W L (V GS V T ) 2 (1 + λv DS ) I D 1/r = ds I D0 λ I D0 V GS 1/λ V DS λ depende de la longitud del canal: λ 1 L L 0

15 Modelo simple de PEQUEÑA SEÑAL del MOSFET g m = I D V GS 1 r ds = I D V DS G D v g v r ds gs m gs S,B g m = K P W L V OV = 2I D K P W L = 2I D V OV r ds = 1 λi D

16 TRANSISTOR MOSFET en región TRIODO / LINEAL / OHMICA (V DS < V OV ) I D = K P W L [ (V GS V T ) V DS 1 ] 2 V DS 2 Para V DS 0, tenemos: I D K P W L V OV V DS = V DS r ON r ON = 1 K P W L V OV

17 Efecto de la tensión del sustrato (V B V S ) V G V V D S V B - El sustrato se comporta como la puerta de un JFET parásito - Aumenta la tensión umbral efectiva: V T = V T H0 + γ ( φ V BS ) φ (φ 0,6V ) - Transconductancia adicional (resta ganancia): g mb = γ 2 φ V BS g m

la tensión umbral efectiva: V T = V T H0 + γ ( φ V BS ) φ (φ 0,6V )

18 Modelo de pequeña señal incluyendo el efecto del sustrato G D vgs g v m gs g mbv bs r ds S v bs B

19 MOSFET en alta frecuencia: Capacidades parásitas SATURACION S C GS G C GB D C GD C SB C DB B Si la fuente y el sustrato están unidos: C GStot = C GS + C GB, C DS = C DB C GS 2 3 W L C OX C GD = C over W

20 MOSFET en alta frecuencia: Modelo de pequeña señal Cgd G D Cgs g m v gs r ds Cds S ω T g m C gs = 3 2 µ 0 V OV L 2 ( 14 GHz, canal N, V OV = 200 mv, L = 0,35 µm)

21 MOSFET en alta frecuencia: Capacidades parásitas TRIODO (Interruptores, Condensadores MOS de inversión) S C GS G D G Modelo normal 1/2 W L Cox D r ON Modelo no cuasi estático D W L Cox 1/2r ON G C SB B C DB 1/2 W L Cox S 1/2r ON S C GS = W L C OX

22 MOSFET en débil inversión / conducción subumbral 1000 Id (ua) α exp(vov) Débil inversión Kp W L Vov 2 2 Fuerte inversión 0.01 Conducción subumbral Vov (V) I D,wi = W L I t exp ( VOV nkt/q ) { n : slope factor ( 1,5) I t : corriente para V OV = 0

23 RUIDO v v n1 n2 v n Señales NO correlacionadas: Se suman las POTENCIAS: v 2 n = v 2 n1 + v2 n2 - Densidad espectral (unidades: V/ Hz o A/ Hz ) - Ruido total en una banda de frecuencias (de f 0 a f 1 ): V 2 N,tot = f1 f 0 v n (f) 2 df - Si v n (f) = cte (ruido blanco) queda: V 2 N,tot = v2 n B (B = f 1 f 0 = ancho de banda)

24 Ruido. Tipos. Fuentes físicas * Ruido blanco: densidad espectral constante Ruido térmico. Resistencias. Se debe al movimiento aleatorio de los electrones. v 2 n = 4KT R Ruido shot. Barreras de potencial (diodos, BJT...). Se debe al valor discreto de la carga del electrón. (el electrón pasa o no pasa la barrera). i 2 n = 2qI (q : carga del electron) * Ruido flicker : densidad espectral 1/f. Ruido rosa Origen poco claro, aunque se cree que se debe a la captura y emisión de portadores desde impurezas, estados superficiales, etc.

25 MOSFET: Fuentes de ruido D 2 log(i d ) 2 (g v ) m nf G v nf i n flicker i 2 n térmico S,B f corner log(f) Ruido térmico en el canal: i 2 n = 4KT γ g m (0,66 < γ < 2,5) Ruido Flicker. Dominante para frecuencias bajas (f < f corner ): v nf (f) 2 = K f C 2 ox W L f

26 MOSFET. Otras fuentes de ruido (importantes para LNAs) D G v ng R G v nb R B S,B - Las resistencias generan un voltaje de ruido v 2 n = 4KT R - El polisilicio de la puerta puede tener una resistencia apreciable, R G, que da lugar a un ruido: v 2 n,poly = 4KT ρ poly W/L 12 n 2 n: número de puertas del transistor (con un contacto a cada lado). - Sustrato poco dopado =>R B grande. El ruido térmico del sustrato da lugar a una corriente: i 2 nb = 4KT R B g 2 mb

27 MATCHING En el mundo analógico no existen dos valores iguales ( :) MISMATCH Variación de un parámetro de un dispositivo relativa al de otros dispositivos nominalmente idénticos del mismo C. I. Causas del MISMATCH Variaciones sistemáticas Gradientes: Parámetros tecnológicos dependientes de la posición en la oblea Efectos de borde Efectos del entorno del dispositivo. Proximidad a otras estructuras Variaciones estadísticas (aletorias)

28 MATCHING de transistores I D + I D = K P + K P 2 W + W L + L [V GS (V T + V T )] 2 Mismatch de corriente: I D I D K P : debido a variaciones del espesor del óxido de puerta y del dopado del sustrato (movilidad de portadores) V T : debido a variaciones en el dopado del sustrato y a la carga atrapada en el óxido de puerta W, L : Variaciones de la geometría del transistor debidas a la litografía

29 Estrategias para el buen MATCHING Utilizar dispositivos idénticos (misma W, misma L ). Para obtener ratios 1 se conectan dispositivos en paralelo o serie De este modo los efectos de borde son los mismos en todos los dispositivos. Dispositivo grande dispositivos pequeños I 2I I 2I MAL: W/L 2W/L BIEN: W/L W/L W/L

30 Estrategias para el buen MATCHING Los dispositivos deben estar próximos Menor efecto de los gradientes Layout entrelazado G1 G2 M1 M2 M1 M2 S1 D1 S2 D2

31 Estrategias para el buen MATCHING Layout de CENTROIDE COMÚN Cancelación de efectos de gradientes (derivadas impares) M1 M2 M2 M1

32 Estrategias para el buen MATCHING Las corrientes deben fluir en la misma dirección Gradientes de dopado =>Campo eléctrico en el sustrato =>movilidad dependiente de la dirección MAL BIEN I1 I2 I1 I2 M1 M2 M1 M2

33 Estrategias para el buen MATCHING Dispositivos DUMMY No se conectan Hacen que el entorno sea similar en todos los dispositivos activos (Un entorno distinto puede generar errores en la litografía) DUMMY DUMMY DM M1 M2 M3 M4 DM

34 Estrategias para el buen MATCHING Mismatch estadístico N dispositivos en paralelo =>σ N = σ/ N Mismatch inversamente proporcional al área activa del dispositivo Valores típicos para el matching (estimación muy grosera) Transistores 1 % Resistencias 1 % Condensadores MIM, doble poly 0.1 %

Documentos relacionados

Dispositivos de las tecnologías CMOS

Dispositivos de las tecnologías CMOS MOSFET: canal N y canal P (únicos dispositivos en chips digitales) JT: PNP de mala calidad (dispositivos parásitos. Se usan como diodos) Resistencias Condensadores