TEMA 5. MICROELECTRÓNICA ANALÓGICA INTEGRADA

Transcripción

1 TEMA 5. MCOEECTÓCA AAÓGCA TEGADA 5.. esistencias activas En el capítulo tercero se puso de manifiesto la dificultad que conlleva la realización de resistencias pasivas de elevado valor con tecnología CMOS, debido básicamente a los inconvenientes que planteaba su implementación: áreas de gran tamaño debido al reducido valor de la, tolerancia y una elevada dependencia con la temperatura. Existen métodos alternativos que permiten obtener resistencias de valor elevado en superficies relativamente pequeñas. Entre estos métodos se destacan dos: Mediante capacidades conmutadas. Mediante dispositivos activos (TT s). En estas notas únicamente se estudiarán las resistencias realizadas a partir de TT s MOS. a implementación de resistencias mediante dispositivos activos se basa en aprovechar el propio comportamiento del dispositivo para emular la curva de una resistencia. Si bien los resultados en cuanto a área son buenos, el inconveniente principal se debe a la no linealidad de la estructura que se manifiesta cuando los valores de corriente y tensión se alejan del punto de trabajo para el cual fue diseñada. a figura 5. muestra dos configuraciones elementales de resistencias activas implementadas con un par de TT s MOS de canal y P. Ambas resistencias se obtienen cortocircuitando la puerta y el drenador del dispositivo. Fig. 5.. esistencias activas con MOS. ótese que en ambos casos los transistores pueden trabajar únicamente en dos zonas de funcionamiento: corte o saturación, pero nunca en zona lineal. Ello se debe a que la tensión DS es igual a GS, satisfaciéndose en todo momento la desigualdad DS > GS T (se sobreentiende que DS es diferente de cero y que el TT no está en corte). Así, el comportamiento en gran señal de la resistencia activa puede obtenerse sustituyendo GS por DS en la ecuación de la corriente drenadorsurtidor en zona de saturación. a figura 5. muestra esta característica de forma gráfica. Como puede observarse la relación es no lineal, si bien en régimen de pequeña señal su comportamiento puede considerarse en buena aproximación como lineal. 5

2 Fig. 5.. Característica de una resistencia activa. ormalmente las resistencias activas suelen emplearse en aplicaciones donde únicamente aparecen señales continuas o bien aplicaciones en las cuales aparecen tanto señales continuas como alternas, en cuyo caso el análisis se realiza considerando ambas señales por separado. Estas situaciones dan lugar a dos definiciones distintas para las resistencias: resistencias DC ( DC ) y resistencias AC ( AC ). DC (5..a) AC (5..b),, as resistencias DC se emplean para crear una caída de tensión constante a partir de una corriente continua, mientras que las resistencias AC proporcionan una caída de tensión AC a partir de una corriente AC. Debido a la no linealidad de la característica, el valor de AC es función de punto de polarización o trabajo del dispositivo activo (, ). Para deterar el valor de AC bastará con particularizar GS DS e DS y posteriormente encontrar la derivada parcial de con respecto a : W T T W [( )] ( λ) [ ( )] λ (5..) Teniendo en cuenta la definición de los parámetros de pequeña señal del transistor, g m y g ds, la expresión (5..) se reduce a: g m g ds y en consecuencia: AC, m (5..) // rds (5..3) g ótese que este resultado puede obtenerse de forma alternativa sustituyendo el TT por su modelo en pequeña señal y calculando el valor de la resistencia de salida vista desde sus terales, figura 5.3. a demostración es sencilla. Téngase en cuenta que GS DS y consideremos que no hay efecto body en el TT. inealizando la expresión de la corriente drenadorsurtidor obtenemos: 5

3 ( ) v (5..4) despejando de esta ecuación deteramos la relación entre la resistencia de salida del modelo en pequeña señal, relación v/i, y la derivada parcial de con respecto a : v v AC (5..5) i g v m r ds 0 T W Fig Modelo en pequeña señal g m, g ds λ DS ; rds g ds Ejemplo 5.. Detere la relación de aspecto W/ de los TT s M y M para que la tensión de salida o. 5, 5, DD SS T 5 P 0.8x0 A /, 50 µ A,, W TP, λ.4x0 5 A / DD M O M Solución: Este es un ejemplo típico donde se utilizan dos resistencias DC como divisor resistivo con objeto de obtener una tensión continúa. Como es lógico, la corriente que circula a través de ambos transistores es idéntica. En consecuencia: SS GS T con GS ( 5) 6, GS , P [( )] [ ( )] GS ( ) ( ) GS T P GS T T.8 53

4 W W 3λ λ W 3λ λ Area λ *3λ λ * 3λ 3λ a relación de aspecto que permite obtener dispositivos de área mínima corresponde a WW,. A medida que esta relación se aleja de su valor óptimo el diseño resulta menos atractivo en cuanto a área y, en consecuencia, en cuanto a velocidad, debido a que las capacidades parásitas toman mayor relevancia. Como puede observarse en el ejemplo anterior, la tensión GS aumenta a medida que o crece. Ello provoca que la relación (W/) tome valores inferiores a la unidad, que es el óptimo en este caso, y suponga la utilización de una longitud de canal superior a la mínima. Este inconveniente puede solventarse de dos maneras: Aumentando la corriente, lo que supone un aumento considerable de la potencia consumida por la estructura. Emplear un número superior de TT, lo que permite reducir el valor de la corriente y el área total ocupada. Ejemplo 5.. Detere la relación de aspecto de cada uno de los TT s que forman el divisor resistivo de las figuras a) y b) así como el área ocupada por toda la estructura. DD DD M M O O M M M3 SS a) b) Datos: 5 5, 5,,.4x0 A /, 50 A DD SS T µ λ, W λ, OUT.5 SS Solución. Procediendo de forma análoga al ejemplo anterior, para el divisor de la figura a) se obtiene: W *50e 6 ( ).4e 5( 3.5 ) GS *50e 6 GS T Considerando W ima se tendrá que: W λ, λ y W λ, 5λ. T ( ).4e 5( 6.5 )

5 Considerando el producto W. como el área que ocupa un TT se tiene: Area λ λ λ 5λ 34λ Procediendo de igual modo al apartado a) y considerando M y M3 ( ) : exactamente iguales ( ) GS GS3 SS W * 50e 6 ( ).4e 5( 3.5 ) GS T W * 50e 6 3 ( ).4e 5( 6.5 / ) GS T 0.8 λ, λ, W λ λ, W3 λ, 3 λ W Area λ λ ( λ λ) λ Podemos concluir que la configuración b) es mejor bajo un punto de vista de área ya que las relaciones de aspecto de los TT s que la componen es más cercana a la unidad (relación óptima en este caso). as configuraciones anteriores son válidas cuando se utilizan como resistencias DC o bien como resistencias AC, siempre y cuando exista alguna componente continua que polarice convenientemente el TT. En caso contrario el dispositivo entraría en corte y la resistencia tomaría un valor tendiente a infinito. En aquellos casos donde no existe componente continua la implementación de la resistencia AC puede llevarse a cabo empleando un TT MOS trabajando en zona lineal. a figura 5.4 muestra la curva DS DS para distintos valores de GS. Como puede observase las curvas son bastante lineales para DS pequeñas, lo que permite utilizar en este entorno el dispositivo como una resistencia AC cuyo valor será: AC / (5.3) DS DS ( W / )( ) Expresión que puede aproximarse por ( DS 0): AC DS DS GS ( W / )( ) GS T T / (5.4) DS D SUSTATO GS T A C GS T DS B Fig. 5.4 esistencia AC con transistor MOS en zona lineal. Ejemplo 5.3. Deterar la relación de aspecto del TT de la figura 5.4 para implementar una resistencia de valor 000Ω. 55

6 Datos: 5, γ BS 0.8 / GS 6.9,, φ 0.6 TO 0.75,.4x0 Solución: Sustituyendo datos se obtiene el valor de T : T ( φ φ) TO γ BS.03 6 A / y por tanto despejando de la expresión 5.4 se detera la relación de aspecto: 5 De un análisis más riguroso de la expresión 5.3 se desprende que la falta de linealidad de la resistencia AC se debe a la propia DS y la aparición de efecto body para valores negativos (que cambiará el valor de T ), lo que limita su validez para valores muy pequeños de DS. a configuración mostrada en la figura 5.5 permite eliar la influencia de DS sobre la resistencia AC. En este caso se emplean dos TT s idénticos que se polarizan con dos fuentes de continua del mismo valor cuyo efecto erradica la influencia de DS. C G D S D M SS M D S Fig. 5.5 esistencia AC con TT s MOS. Analizando el circuito de la figura 5.5 se obtienen las expresiones de D e D : D DS ( C DS T ) DS D (5.5) DS ( C T ) DS D (5.6) Puesto que DS DS y la corriente D D de las expresiones (5.5) y (5.6) se desprende: ( C T ) (5.7) Derivando la expresión (5.7) con respecto a se obtiene el valor de AC : G C r ac 56

7 AC / (W / )( ) (5.8) C T a dependencia de la resistencia con respecto a DS ha desaparecido, si bien continua influenciando las variaciones de T a causa del efecto body. Otra restricción en cuanto a márgenes de funcionamiento impone que < C T a fin de que ambos transistores trabajen en zona lineal. 5.. Fuentes de corriente. Una fuente de corriente ideal es un bipolo que suistra una corriente constante e independiente de la caída de tensión que existe en sus terales (fig. 5.6.a). En las fuentes de corriente reales, implementadas físicamente mediante dispositivos activos, existe cierta dependencia entre tensión y corriente que se modela mediante una resistencia en paralelo de valor o (impedancia de salida): o (5.9) o El valor de la impedancia o se detera derivando (5.9) con respecto a : d (5.0) d o Asimismo, existe una tensión mínima por debajo de la cual el circuito deja de comportarse como una fuente de corriente. Como es obvio las fuentes de corriente reales serán tanto más ideales cuanto mayor sea la resistencia o y menor sea el valor de la tensión (fig. 5.6.b) m 0 0 m 0 { M p { M p p a) b) Fig a) Fuente de corriente ideal b) Fuente de corriente real. a mayoría de implementaciones prácticas de fuentes de corriente precisan tener uno de sus terales conectado a la tensión más positiva, denoadas fuentes de corriente, o más negativa, en cuyo caso se denoan sumideros de corriente. Existen otras estructuras que permiten obtener fuentes flotantes, es decir, fuentes cuyos terales no están referidos a las tensiones más positivas o negativas, si bien son las menos habituales. a forma más sencilla de realizar una fuente o sumidero de corriente es mediante un TT MOS trabajando en saturación (véase figura 5.7). En este caso, los TT s de 57

8 canal y P representan el sumidero y la fuente de corriente, respectivamente (en adelante no realizaremos distinción alguna entre sumideros y fuentes de corriente). Para el caso de TT de canal la tensión es igual a GG T, que corresponde a la frontera entre las regiones de saturación y óhmica, y análogamente para el caso del TT de canal P ( GG TP ) ( GG < TP >0). p circuito GG 0 a) DD p GG S 0 D circuito b) Fig a) Sumidero con TT de canal b) Fuente con TT de canal P Es interesante deterar el valor de la resistencia o (impedancia de salida) de la fuente de corriente. Se ejemplariza su cálculo para el caso del TT de canal. Aplicando la ecuación (5.0) sobre la corriente de drenador se obtiene: d d r (5.) DS o d d DS Oλ DSλ [ GS T ] λ ótese que la expresión (5.) coincide con la resistencia r ds del modelo en pequeña señal del MOS. Obsérvese que el resultado obtenido para o coincide con el que se obtendría al deterar la impedancia de salida del modelo en pequeña señal completo de la fuente de corriente. Esta conclusión es similar a la que se obtuvo para el cálculo de AC pudiéndose demostrar de forma análoga. a ecuación (5.9) muestra una relación lineal entre y, lo que permite expresarla del siguiente modo: ( ) v (5..a) de esta ecuación se obtiene: o v v i ds (5..b) En adelante las impedancias de salida de las fuentes de corriente se deterarán sustituyendo el modelo en pequeña de señal de los TT s MOS que se derivan de la misma, siempre y cuando todos ellos trabajen en saturación 58

9 as dos estructuras básicas presentadas anteriormente son en muchos casos demasiado simples, ya que la impedancia de salida que ofrecen es demasiado pequeña. Un modo simple de aumentar o consiste en reducir el valor de o ( o / o λ). Ello puede observarse en la curva DS f( DS ) cuya pendiente aumenta a medida que lo hace GS (véase fig. 5.8). ógicamente existen configuraciones más complejas que permiten obtener mayores impedancias de salida, si bien, el precio a pagar en general, es un aumento de la tensión. DS GS3 GS GS DS Fig ariación de la pendiente de DS al aumentar GS. a figura 5.9 muestra una de estas posibles estructuras. a resistencia pasiva se realiza, por ejemplo, mediante una difusión de polisilicio, con objeto de aumentar el valor de la impedancia de salida o. En este caso el teral de surtidor del TT aparece flotante con respecto a la tensión más negativa, pero no así el teral de la fuente de corriente. Por tanto deberá considerarse el efecto body en el análisis del circuito. D g v gs m g mbs vbs rds GG S a) G b) Fig a) Fuente de corriente con resistencia pasiva, b) Modelo en pequeña señal. a tensión será en este caso de: o DS o GS T o o (5.3) W mientras que para el caso del MOS simple era de: o DS GS T (5.4) W Por tanto se corrobora que >. 59

10 a impedancia de salida se obtiene al analizar el circuito en pequeña señal mostrado en la figura 5.9.b). ( ( g m g mb ) ) rds (5.5.a) o ( ( g m g mb )) rds [ ( g m g mb g ds )] (5.5.b) El valor de o es superior al obtenido para la estructura del MOS simple, y aumenta a medida que lo hace la resistencia. Como contrapartida, a medida que aumenta también lo hace la tensión, apareciendo un compromiso de diseño entre ambos valores. Obviamente el inconveniente de esta configuración es el área ocupada para valores elevados de, así como las derivas que experimenta frente a variaciones de temperatura. Una posible implementación a nivel práctico de este circuito resulta al sustituir la resistencia pasiva por un TT MOS trabajando en zona de saturación, tal y como muestra la figura 5.0. M GG M GG Fig Fuente de corriente con resistencia activa. En este caso la corriente que circula por ambos TT s es la misma, y por tanto la tensión puertasurtidor de ambos TT también. De este modo podremos plantear las siguientes igualdades: (5.6.a) GS DS GS (5.6.b) GG DS GS DS (5.6.c) Habitualmente se diseña DS DS M GS T. Por tanto de (5.6.a) y (5.6.b) se llega a: GG (5.7.a) GS T Finalmente de (5.7.a) y (5.6.c) obtenemos la tensión : DS DS GS T GS T ( ) (5.7.b) a ecuación (5.7) indica que la tensión mínima es el doble que en la estructura básica del TT MOS. a impedancia de salida se obtiene tras analizar el circuito de la figura 5., que resulta al sustituir los modelos en pequeña señal de los transistores MOS. GS, T, 50

11 d g v m gs g m v bs rds s d g mv gs g m v bs rds y por tanto: s Fig. 5. Circuito en pequeña señal para el cálculo de Z. El circuito satisface la siguiente ecuación: ds [ rds ( g m g mb )] rds r (5.8) Z rds [ rds ( g m g mb )] rds rds [ rds ( g m g mb g ds )] (5.9) Comparando las expresiones (5.5) y (5.9), se deduce que r ds realiza la misma función que la resistencia pasiva, pero como se observa, esta última no presenta inconvenientes en cuanto a área, lo que resulta una ventaja. a tabla 5.. resume las propiedades de la fuentes de corriente vistas en este apartado: Fuente Z (impedancia de salida) MOS simple GS Z rds λ MOS con resistencia pasiva ds O [ ( g g g )] Z r GS T o MOS en cascada Z r [ r ( g g g )] ( GS T ) ds ds Tabla 5.. Comparación entre las distintas configuraciones de fuentes de corriente. m m mb mb ds ds T 5.3. Espejos de Corriente. En el apartado anterior se presentaron las estructuras básicas para la realización de fuentes de corriente. Estas configuraciones eran en el fondo fuentes de corriente controladas por tensión (), ya que la corriente suistrada estaba controlada por la tensión de puerta aplicada sobre alguno de los TT s. Un espejo de corriente no es más que una fuente de corriente controlada por corriente (). os espejos de corriente se obtienen al añadir a la entrada de una fuente de corriente un conversor, obteniendo finalmente una estructura del tipo. En la figura 5. se detalla el modo de obtención de un espejo de corriente simple a partir de una fuente de corriente simple implementada con un TT MOS. 5

12 in GG Fig. 5.. Obtención de un espejo de corriente a partir de una fuente de corriente. Como es conocido la corriente de salida de una fuente simple es función de la tensión de puerta GG. Al sustituir la fuente de tensión GG por una fuente de corriente in en serie con una resistencia, la corriente de salida será función de la corriente de entrada in, ya que la tensión. f ( ), GG GG GG in in a estructura básica empleada como espejo de corriente, puede implementarse mediante TT s MOS de canal o P, según el espejo tenga uno de sus terales conectado a la tensión de alimentación más negativa o positiva, respectivamente. Como viene siendo habitual la resistencia se sustituye por una carga activa, tal y como muestra la figura 5.3. f ( in ) DD in in Fig Espejos de corriente básicos, MOS y PMOS. Para el caso del espejo realizado mediante TT s de canal, deberán satisfacerse las siguientes ecuaciones: ( ) ( λ ) DS GS T DS (5.0) ( ) ( λ ) DS GS T DS (5.) (5.) GS GS Dividiendo las expresiones (5.) y (5.0), y sustituyendo la expresión (5.) se obtiene: ( ) ( λ ) GS T DS D (5.3) D ( ) ( λ ) GS T DS 5

13 Si consideramos a ambos TT s completamente idénticos, es decir,, λ λ 0, T T, la expresión (5.3) puede aproximarse por: D (5.4) W in D a ecuación (5.4) permite concluir que la ganancia en corriente / in puede ajustarse mediante la relación de aspecto W/ de ambos TT s. Señalar, que el razonamiento anterior es únicamente válido si ambos TT s trabajan en zona de saturación, por lo que a igual que en el caso de las fuentes de corriente son necesarios ciertos niveles mínimos de polarización que garanticen el funcionamiento de la estructura como espejo de corriente. Así pues en este caso la tensión será: in GS T GS T T T (5.5) W Si ambos TT s están perfectamente apareados la expresión (5.5) puede aproximarse por: in (5.6) W W Por otro lado la impedancia de salida del espejo de corriente se obtiene analizando el circuito que resulta al sustituir los modelos en pequeña señal de ambos TT s: g,g d g v gs r m ds g v m gs ds r s Fig Modelo en pequeña señal del espejo de corriente básico. de cuyo análisis de desprende que: Z rds (5.7) λ Como es lógico, y a igual que en el caso de las fuentes de corriente, interesa que la impedancia de salida y la tensión tiendan a infinito y cero, respectivamente. De forma análoga a como se obtuvo el espejo de corriente básico puede obtenerse el espejo de corriente cascodo, tal y como muestra la figura 5.5. Este espejo surge al sustituir las fuentes de tensión de la fuente de corriente mostrada en la figura 5.0 por un par de resistencias activas. Como es de esperar, la impedancia de salida de este espejo de corriente es mayor que la del espejo simple tal y como se verá posteriormente. s 53

14 in M M3 M4 G M M M G Fig Espejo de corriente cascodo Suponiendo que todos los TT s están apareados, puede fácilmente deducirse la relación que existe entre la corriente de salida y entrada: W / (5.8) in W / a figura 5.6 representa el modelo en pequeña señal de esta configuración, que permite encontrar el valor de la impedancia de salida Z. g3, d3, g4 d4 g m3 v gs3 r ds3 g v m4 gs4 g mb4v bs4 rds4 s3 s4 d d g m v gs rds g mv gs g mbvbs rds Fig Modelo en pequeña señal para el espejo de corriente cascodo. Analizando el circuito de la figura 5.6 se deducen las siguientes expresiones: [ ( g m4 g mb4 ) gs4 ] rds4 rds (5.9) gs4 r (5.30) ds Sustituyendo (5.30) en (5.9) y aislando el cociente / se encuentra la impedancia de salida Z : Z r ds4 [ ( g g ) r r g ] m4 mb4 r ds4 ds ds [ ( g g g ) r ] m4 ds4 mb4 ds4 ds (5.3) que como puede observarse es mucho mayor que la del espejo simple. Por otro lado, suponiendo todos los transistores idénticos la tensión es de: 54

15 (5.3.a) in GS T W T Obsérvese que esta expresión es diferente a la que se obtuvo para la fuente de corriente cascodo, debido a que en este caso no podemos fijar la tensión DS y hacerla independiente de la corriente que circula por los transistores. Este inconveniente puede superarse modificando esta configuración y dando lugar al espejo de corriente cascodo regulado, figura 5.7. Como contrapartida, el número de dispositivos activos que se utilizan es superior, y en consecuencia el área ocupada por toda la estructura. Todos los transistores tienen la misma relación de aspecto, excepto T 3 que es cuatro veces menor que la del resto, obteniéndose: in (5.3.b) W OUT T3 T4 T6 T T T5 Fig Espejo de corriente cascodo regulado Estudio en gran señal de la etapa diferencial básica CMOS. a figura 5.8 muestra una etapa diferencial básica realizada con TT s CMOS. El objetivo de esta estructura consiste en obtener una tensión de salida que sea directamente proporcional a la diferencia entre las tensiones de entrada y (tensión diferencial d ). DD D D D o o D ss SS Fig Etapa diferencial básica CMOS 55