DISEÑO PARA BAJO CONSUMO. Tema 16. Eduardo Daniel Cohen

Transcripción

1 DISEÑO PARA BAJO CONSUMO Tema 16 Eduardo Daniel Cohen D. Cohen Bajo Consumo UNT Arq de Computadoras

2 2 Factor 1: Energía de Conmutación Repaso: Cada transición lógica disipa energía! Vdd V dd E 0-1 = C. V dd E 1->0 = C V dd Resultado: siempre ocurre.! Además hay una corriente de cortocircuito que se debe a que los flancos se superponen, en total un 15% aprox de esta energía.!

3 Repaso: Cómo Reducir la Energía? Cálculo de la Potencia. E = V 2 dd.c por cada pulso (transición). P = N. V 2 dd.c. f. A A=Factor de Actividad. N=cantidad de transistores. f=frecuencia de clock. 1. Menor frecuencia (menos pulsos) Pero se desea velocidad. Además un trabajo más rápido o más lento consume lo mismo. 2. Bajar V dd Pero baja la frecuencia. Menor tolerancia a ruido. 3. Menos Transistores. Pero más transistores permiten más trabajo. 4. Reducir C con mayor miniaturización Se hace constantemente depende de la tecnología 5. Menor A trabaja menos menor performance, a menos que se trabaje de más. 3

4 4 Fabricación y Diseño!

5 Achicar las Distancias Ley de Moore Se duplica N Transistores cada 2 años. Debida a la reducción de V y C La pendiente se redujo porque no se puede reducir tanto V. From: Facing the Hot Chips Challenge Again, Bill Holt, Intel, presented at Hot Chips 17, 2005." 5

6 Factor 2: Corrientes de Pérdida Aún sin conmutación pasa corriente 0V = I sub : Aunque el nfet está cerrado, pasa una corriente de pérdida I off Se puede bajar I off pero una I off baja resulta en una menor I on, y baja la frecuencia de reloj. Igate: Compuertas de transistores modernos tienen un ancho de unos cuantos atomos, y no son ideales. Estadísticas de Intel: Pérdidas vs Potencia de Conmutación. Bill Holt, Intel, Hot Chips 17." Se trabajó muchísimo para obtener este porcentaje, suele ser 50/50 6

7 Adaptar la fabricación al producto From: Facing the Hot Chips Challenge Again, Bill Holt, Intel, presented at Hot Chips 17, 2005." 7

8 Intel: 2 generaciones de CPU Con un mejor diseño se puede levantar un poco Vdd y mejorar la frecuencia de reloj!! Sin cambiar la Frec de reloj Bajar Vdd y C. Diseño eficiente en Arquitectura y Circuitos 8

9 ! Cambio: Más Hardware en Paralelo por Menos Potencia!

10 Retardo de la compuerta casi lineal Se podría transformar esto: Ej: un bloque procesa stereo todos los pulsos de sonido. En esto? El bloque de arriba procesa canal L, el de abajo el canal R, mitad de trabajo c/u à 1/2 f à bajo V.

11 Múltiples Núcleos Vs Potencia! Cambiar más Hw por menos Potencia en gran escala

12 12 Cell: The PS3 chip (PlayStation 3)!

13 13 Cell: CPU Convencional + 8 SPUs Cache L2! 512 KB! PowerPC! 8! Synergistic Processing Units! (SPUs)!

14 14 Synergistic Processing Unit (SPU) - Coprocesador Cell Cell Broadband Engine Power PC + 8 SPU Cada SPU Arquitectura SIMD. Op. Vectoriales FP. 256 KB Memoria Local (SRAM) I+D 128 Registros de 128-bit. Acceso individual a Memoria (DRAM). Cada SPU emite 2 inst/ciclo (en orden) a 7 unidades de ejecución. Cada SPU tiene Memoria Propia y se comunica con Power PC y otros SPUs en el mismo chip. Aplicaciones específicas gran performance Supercomputadoras à Repsol, por ej.

15 15 Graficando una Celda de SPU A Menor Vdd menor Consumo A menor Vdd, menor f. No puede funcionar a estas frecuencias.

16 16 Baja de frecuencia sóla no funciona Pero si se baja la frecuencia manteniendo la tensión constante distribuye el mismo trabajo en más tiempo, y el chip no se calienta... Potencia de 11 a 4W (menor performance)

17 17 Reducir V y f baja el consumo 1 W para 2.2 GHz. 26 C temp. Si un programa que necesita un SPU de 4.4 Ghz se cambia para usar 2 CPUs de 2,2 Ghz. éxito! 7W para lograr 4.4 GHz 47 C temp.

18 Análisis del Intel Dual-Core Solo si las aplicaciones pueden emplear los dos núcleos para compensar y mejorar la reducción en frecuencia From: Facing the Hot Chips Challenge Again, Bill Holt, Intel, presented at Hot Chips 17, 2005." 18

19 Cómo usa el IPOD sus dos núcleos Dos Núcleos de 80 MHz c/u. Este chip se usa en la mayoría de los ipods, un CPU decodifica el audio, el otro video. Cache chico? Bajo Consumo UNT - Arq de Computadoras D. Cohen 19

20 Otras Técnicas de Baja Potencia!

21 Transistores para apagar la lógica Ej: Lógica de Punto Flotante. Cuando corran instrucciones de punto fijo, ponerla a dormir. +++ Cuando duerme, la corriente de pérdida cae fuerte. --- Los transistores para dormir provocan que el clock sea más lento cuando se usa la lógica. 21

22 Ej. de Intel: Bloques de Cache duermen From: Facing the Hot Chips Challenge Again, Bill Holt, Intel, presented at Hot Chips 17, 2005." 22

23 23 Hay muchos caminos no críticos Camino Crítico! La mayoría de los caminos tienen mucho tiempo para gastar! From The circuit and physical design of the POWER4 microprocessor, IBM J Res and Dev, 46:1, Jan 2002, J.D. Warnock et al.!

24 Distintas tensiones en el mismo chip Y distintas frecuencias Por qué? Podríamos usar la tensión más baja para alimentar lógica que está lejos del camino crítico. Dynamic Voltage Scaling / Dynamic Frequency Scaling From: Facing the Hot Chips Challenge Again, Bill Holt, Intel, presented at Hot Chips 17, 2005." 24

25 Dynamic Overclocking Turbo Boost Intel I7. Aplicaciones que requieren performance. DVS y DFS pensadas para reducir potencia. Otra forma de pensar: Para incrementar performance! Cuando el objetivo es performance. Cuando hay menos exigencia Levantar Frecuencia y mejorar performance. Caso contrario dejar como estaba. 25

26 Dónde va el calor en un CPU? La mitad de la potencia va a (Flip-Flops). La mayoría del tiempo los latchs no cambian. Usar Clocks selectivos (que llegan cuando se carga el latch). Clock Gating. Se usan herramientas CAD. From: Bose, Martonosi, Brooks: Sigmetrics-2001 Tutorial" 26

27 Clocks en mallas resonantes Clocks se distribuyen en árboles en los Ics Ello causa retardos variables Skews. Se debe guardar un factor de seguridad en las señales de clock Achicando la frecuencia de trabajo. Se usa una malla de metal que junta todas las hojas del arbol de distribución. Se reduce el Skew. 27

28 Pero La malla de metal crea Capacidad. Y pérdida de energía (hasta 30% del total). Solución Resonancia. Poca potencia para que resuene. Se incorpora una bobina inductora. Solución problema de energía y de skews. A costa de un poco más de área en el chip. 28

29 29 Big-LITTLE ARM Energía es crítica para Móviles. Hay dos núcleos: Cortex A15 y A7. A15 consume más pero más performance. Cuando no se necesita performance Funciona A15 Caso contrario funciona A7. Pero el pase no toma mucho tiempo? Hay un mecanismo de snooping antes de pasar. Se espera a tener todo en el otro núcleo antes de hacer el pase.

30 Resumiendo 1. Adaptar la fabricación al producto (performance Vs portabilidad). 2. Achicar las distancias (tecnología) 3. Más procesadores más simples y más lentos. CPUs dedicados pueden dormir si no se usan. 4. Partes no usadas duermen. 5. Caminos no críticos, menor f, menor V. 6. Pulsos de reloj sólo a latches que cambian. 30

31 Cambio de Paradigmas Más transistores en el CPU à más performance. Pero hay un límite por la potencia a disipar. Y la energía a gastar No tanta mejora en performance. Perfil de la tarea en general no los aprovecha. Menos transistores y varios núcleos más chicos à mejor performance/energía. 31

32 Cambio de Paradigmas Mayor frecuencia à más Performance. Mayor tensión à más Performance. A costa de mucha Potencia. Menor frecuencia en más de un CPU. Performance se conserva con más CPUs. Menor tensión gracias a menor frecuencia. 32

33 Cambio de Paradigmas CPU con una única alimentación. CPU con una única frecuencia Diversas alimentaciones, menor tensión fuera del camino crítico. Menor frecuencia fuera del camino crítico. 33

34 Cambio de Paradigmas La tecnología provee recursos. Si no se aprovechan todos, no importa (Itanium - predicados, por ej.) Todos los recursos consumen potencia si alguno no se usa hay que dormirlo. 34

35 Cambio de Paradigmas Un CPU de alta performance es lo mejor. Alta complejidad Varios CPU s simples, más lentos y más baratos, trabajando coordinadamente. Podrían mantener o mejorar Performance. Mejoran Consumo. Nos recuerda a RISC Vs. CISC? 35

36 36 Algo no cambia El Diseño (circuitos y arquitectura) hace maravillas más allá de las limitaciones de la tecnología pura.

37 37 Reconocimiento Diapositivas tomadas del curso CS de Universidad de Berkeley, John Lazzaro, 2008.

38 38 Intel Core I7 Haswell (Jun 2014)

39 I7 Integra North Bridge. Integra Placa Gráfica. Tamaño L1 64 KB. L3 de 8 MB. U$S 300 a U$S 340 modelos Haswell. Mejora performance 15% vs i7 anterior. 50% respecto último dual core. Consumo Haswell de 34 a 85 W. 177 mm millones transistores 39

40 40 3 gate 3D transistor Objetivo: Disminuir I off. (2011)

41 Descripción El Haswell es fabricado mediante un proceso de 22 nanómetros, aumenta el tamaño de los buffers y estructuras de datos en cada núcleo del CPU mejora de la predicción de saltos en el pipeline frontal La ventana de ejecución out-of-order se amplía, permitiendo más ejecución en paralelo. (ILP) Ventana (cuántas Instruc. se ven) Incorpora el North Bridge y tarj gráfica. 41

42 42 II AVX2 Instr Avanzadas Vectoriales Extend. FMA Operación mult y suma fusionadas, vectoriales y por tanto muy anchas Se suman dos puertos de ejecución pasando a 8 ya que desde 2006 fueron siempre 6. se suma soporte para AVX2, aumentando la capacidad de punto flotante con FMA. Mejora procesamiento de punto Flotante.

43 Segmentos Críticos para Sincronizar Multiprocesamiento D. UNT Arq de Computadoras Venta de Pasajes n agencias. Pasajero 1 consulta en Argentina: 1 único lugar. Pasajero 2 consulta en Rusia. 1 único lugar. Ambos compran. En base de datos queda vendido un lugar. Solución: la actualización es crítica, sólo un proceso puede revisar y actualizar si hay lugar. Los otros procesos esperan hasta que se libere esta sección crítica. Sin esta solución: Vuelos sobrevendidos. Tema de Sistemas Operativos. Segmento crítico es muy caro para la arquitectura!!

44 44 III Memoria Transaccional para hacer múltiples operaciones Indivisibles LMS. LMS = Load Modify Store. El ancho de banda de la caché L1 se duplica para poder hacer uso de esta nueva instrucción FMA, se suma soporte para instrucciones de memoria transaccional (TSX), se suma una caché L3 con control propio de frecuencia y voltaje aunque por lo general vaya a la par del CPU.

45 45 IV Dentro del procesador está lo que se llama FIVR o "Fully Integrated Voltage Regulator" de Intel que controla cada aspecto eléctrico del procesador y por esta razón aumentaron la cantidad de líneas de voltaje dentro del mismo. En vez de alimentar todos los circuitos a partir de una fuente como se hacía en los viejos CPUs, el FIVR controla cada alimentación por separado

46 46 Reconocimiento Gabriel Parodi (2014) posteó este tema en el sitio Facebook de la Cátedra.