PRACTICA Nº3: FAMILIAS LOGICAS

Transcripción

1 PRACTICA Nº3: FAMILIAS LOGICAS El objetivo de esta práctica es comprobar el funcionamiento de los inversores básicos bipolar y MOS, observando sus características de transferencia y midiendo sus parámetros. También se comprobará el funcionamiento de las familias TTL y CMOS con diferentes puertas. Sesión 3.1: medida de parámetros característicos del inversor NMOS básico. Medida de parámetros característicos del inversor CMOS y las puertas NOR y NAND CMOS. Sesión 3.2: medida de parámetros característicos del inversor bipolar básico. Medida de parámetros característicos del inversor TTL y la puerta NAND TTL. SESIÓN 3.1: Lógica nmos y CMOS Instrumental de laboratorio: Osciloscopio Polímetro Fuente de tensión continua Generador de señal alterna Componentes electrónicos: 1 chip con transistores integrados MOS 2 resistencias En esta primera sesión se trabajará con puertas lógicas MOS, empleando para ello el circuito integrado MC14007UB, que incluye tres transistores nmos y 3 transistores pmos. La figura 3.1 recoge su patillaje y disposición interna. Es importante reseñar que cuando se use este circuito, siempre ha de conectarse el pin 14 (V cc ) a +5V y el pin 7 (GND) a la referencia de tierra del circuito. FTC.15

2 Figura 3.1: circuito integrado MC14007UB Inversor nmos OBJETIVO Estudio de la característica de transferencia y el funcionamiento de un invasor nmos, observando su comportamiento dinámico. PROCEDIMIENTO EXPERIMENTAL Para poder medir los parámetros característicos del inversor nmos básico, se montará el circuito de la figura 3.2. Para ello se empleará como fuente de tensión la fuente de alimentación ajustable FAC-363B, usando la salida de +5V y la salida regulable y conectando la referencia (borne negro) de ambas para usarla como tierra del circuito. Usando uno de los transistores nmos del circuito integrado MC14007B, se procederá como se indica a continuación: variando la tensión de la salida regulable de la fuente de alimentación, V i en la figura 3.2, entre 0 y 5 V medir, al menos para 20 valores diferentes de V i, las tensiones en el drenador (V 0 ) y en la puerta del transistor; FAC- 363B 47k 100k V i +5V 10k Vo representar la tensión de salida V 0 frente a la de entrada V i e Figura 3.2: inversor nmos. FTC.16

3 identificar en dicha gráfica las tres regiones de operación del transistor: corte, saturación y región lineal; en la gráfica anterior (V 0 frente a V i ) identificar las tensiones V IL, V IH, V OL y V OH a partir de los puntos de pendiente 1 y calcular los márgenes de ruido alto (NMH) y bajo (NML) definidos como: NMH = V NML = V OH IL V V IH OL (3.1) A continuación se comprobará el comportamiento dinámico del inversor nmos básico, sustituyendo V i en el circuito de la figura 3.2 por una señal cuadrada de entre 0 y 5V que se obtendrá del generador GFD-917. A fin de que esta nueva entrada varíe entre 0V y 5V, se visualizará la misma en el osciloscopio OD-460 en modo DC y, controlando el mando de OFFSET del generador, se colocará el nivel inferior de dicha señal sobre 0V. Una vez disponible esta nueva entrada, se le dará a la misma la Figura 3.3: tiempos característicos en un circuito digital. FTC.17

4 máxima frecuencia posible que permita al circuito funcionar correctamente como un inversor y se medirán sobre el osciloscopio los retardos siguientes, ilustrados en la figura 3.3: t phl (tiempo de propagación del nivel alto al bajo): tiempo que transcurre desde que la señal de entrada alcanza el 50% del valor alto al pasar del nivel bajo al alto hasta que la señal de salida alcanza el 50% del valor alto en la transición de su nivel alto al bajo; t plh (tiempo de propagación del nivel bajo al alto): tiempo que transcurre desde que la señal de entrada el 50% del valor alto al pasar del nivel alto al bajo hasta que la señal de salida alcanza el 50% del valor alto en la transición de su nivel bajo al alto Lógica CMOS OBJETIVO Estudio de la característica de transferencia y el comportamiento dinámico de un inversor CMOS, observando el funcionamiento de otras puertas lógicas CMOS. PROCEDIMIENTO EXPERIMENTAL Una vez comprobado el funcionamiento del inversor nmos, a continuación se montará el inversor CMOS de la figura 3.4 haciendo uso de los transistores disponibles en el circuito integrado MC14007UB +5V (figura 3.1). Como en montajes anteriores, se usarán las salidas de +5V y regulable de la fuente de tensión FAC-363B conectando sus Vo respectivas referencias. Una vez montado el circuito: FAC- 363B V i Figura 3.4: inversor CMOS. variando la tensión de la salida regulable de la fuente de alimentación, V i, FTC.18

5 entre 0 y 5V medir, al menos para 20 valores diferentes, la tensión en la salida V 0 del inversor CMOS; representar V 0 frente a V i e identificar las tensiones V IL, V IH, V OL y V OH a partir de los puntos de pendiente 1; calcular los márgenes de ruido alto (NMH) y bajo (NML) según la definición de la ecuación (3.1). Una vez obtenidos estos parámetros estáticos, se medirán los parámetros dinámicos del inversor CMOS: usar el generador GFD-917 para generar una señal cuadrada de entre 0 y 5V, tal como se hizo para el inversor nmos; emplear dicha señal como entrada del inversor de la figura 3.4 y visualizarla junto a la salida del mismo en el osciloscopio OD-460, dándole a esta señal la máxima frecuencia posible que permita visualizar el funcionamiento correcto de éste como inversor; medir sobre el osciloscopio los retardos t phl (tiempo de propagación del nivel alto al bajo) y t plh (tiempo de propagación del nivel bajo al alto), ilustrados en la figura 3.3. A continuación se comprobará el funcionamiento de las puertas NAND y NOR construidas en lógica CMOS con los transistores disponibles en el circuito integrado MC14007UB. La figura 3.5 muestra la estructura de la puerta NOR CMOS, de modo que una vez montado el circuito correspondiente se procederá como sigue a continuación: A A B +5V A+B Figura 3.5: puerta NOR. B FTC.19

6 emplear la señal cuadrada de entre 0 y 5V anterior como una de las entradas de la puerta NOR y visualizarla junto a la salida de la puerta en el osciloscopio OD-460; usar la salida de +5V o su referencia para generar 1s y 0s, respectivamente, en la otra entrada de la puerta NOR; construir la correspondiente tabla verdad y comprobar si el circuito realiza correctamente la función lógica NOR. Finalmente, se montará el circuito de la figura 3.6, que corresponde a una puerta NAND CMOS para: A A B +5V AB B A usar una señal cuadrada de entre 0 y 5V como una entrada de la puerta NAND y la salida de +5V o su referencia de la fuente FAC-363B para generar 1s y 0s, respectivamente, en la otra entrada; visualizar la entrada cuadrada y la salida de la puerta en el osciloscopio OD-460; Figura 3.6: puerta NAND. construir la correspondiente tabla verdad y comprobar si el circuito realiza correctamente la función lógica NAND. FTC.20

7 SESIÓN 3.2: Lógicas bipolares Instrumental de laboratorio: Osciloscopio Polímetro Fuente de tensión continua Generador de señal alterna Componentes electrónicos: 1 transistor bipolar 2 resistencias 1 puerta NAND TTL integrada 1 LED En esta segunda sesión se trabajará con puertas lógicas bipolares, empleando el transistor BC-547B y la puerta NAND TTL integrada 74LS00, ambos disponibles en el laboratorio Inversor bipolar básico OBJETIVO Medida de los parámetros característicos y de la característica de transferencia de un inversor bipolar básico, observando el funcionamiento básico de dicho circuito. PROCEDIMIENTO EXPERIMENTAL Para poder medir los parámetros característicos del inversor bipolar básico, se montará el circuito de la figura 3.7. Para ello se empleará el transistor BC-547B y como fuente de tensión la fuente de alimentación ajustable FAC-363B, usando la salida de +5V de dicha fuente en el colector del transistor y la salida regulable de la FAC-363B en la base del transistor. Por tanto, es preciso conectar la referencia (borne negro) de ambas salidas y usar este punto como la tierra del circuito. Una vez montado el circuito usando una resistencia de colector R C =1 kω, se procederá como se indica a continuación: FTC.21

8 variando la tensión de la salida regulable de la fuente de alimentación, V i en la figura 3.7, entre 0 y 5 V medir, al menos para 20 valores diferentes de V i, las tensiones en el colector (V 0 ) y en la base del transistor. Es importante que la mayoría de estas medidas se concentren en la zona en la que más rápidamente varía V 0 al variar V i ; FAC- 363B V i 47k +5V Rc Vo Figura 3.7: inversor bipolar básico representar la tensión de salida, V 0, frente a la de entrada, V i, e identificar en dicha gráfica las tres regiones de operación del transistor: corte, activa directa y saturación; en la gráfica anterior (V 0 frente a V i ) identificar las tensiones V IL, V IH, V OL y V OH a partir de los puntos de pendiente 1 y calcular los márgenes de ruido alto (NMH) y bajo (NML) según la definición de la ecuación (3.1). Una vez obtenidos estos parámetros estáticos, a continuación se va a comprobar el comportamiento dinámico del inversor bipolar básico de la figura 3.7. Para ello se empleará el generador GFD-917 para generar V i como una señal cuadrada de 5V de amplitud. Para ello, recordar que es preciso visualizar dicha señal en el osciloscopio OD-460 en modo DC y, operando sobre el mando de OFFSET del generador, colocar el nivel inferior de dicha señal sobre 0V. Una vez montado el circuito de la figura 3.7 con esta nueva entrada y R C =1 kω, se le dará a dicha señal de entrada la máxima frecuencia posible que permita al circuito funcionar correctamente como un inversor y se medirán sobre el osciloscopio los retardos t phl (tiempo de propagación del nivel alto al bajo) y t plh (tiempo de propagación del nivel bajo al alto), ilustrados en la figura 3.3. FTC.22

9 Lógica TTL OBJETIVO Medida de los parámetros característicos y de la característica de transferencia de una puerta integrada TTL, observando su comportamiento dinámico. PROCEDIMIENTO EXPERIMENTAL Para ilustrar el funcionamiento de la lógica TTL, se empleará la puerta NAND integrada TTL 74LS00, cuyo conexionado recoge la figura 3.8. Para la alimentación del circuito integrado 74LS00 se usará la fuente de alimentación ajustable FAC-363B, conectando la salida de +5V de dicha fuente en la pata 14 del 74LS00 y la referencia (borne negro) en la pata 7. Para medir las características estáticas de la lógica TTL, se usará una de las puertas del chip como un inversor, para lo que se conectarán sus dos entradas a la salida regulable de la fuente de alimentación FAC-363B (recordar la necesidad de conectar las referencias de esta salida y la de +5V que alimenta el circuito integrado) y: variando la tensión de la salida regulable de la fuente de alimentación entre 0 y 5V medir, al menos para 20 valores diferentes, la tensión en la salida de la puerta NAND usada como inversor; de nuevo, concentrar las medidas en la zona en la que la salida varía más rápidamente al variar la entrada; representar la tensión de salida frente a la de entrada e identificar las tensiones V IL, V IH, V OL y V OH a partir de los puntos de pendiente 1; Figura 3.8: puerta NAND 74LS00. FTC.23

10 calcular los márgenes de ruido alto (NMH) y bajo (NML) según la definición de la ecuación (3.1); conectar un diodo LED con una resistencia de 1 kω en serie, como se muestra en la figura 3.9, comprobar el Figura 3.9: LED en la salida de la puerta 74LS00. funcionamiento del circuito como inversor y su efecto sobre el LED introduciendo como entrada 0V (0 lógico) y 5V (1 lógico). Una vez obtenidos estos parámetros estáticos, a continuación se procederá a comprobar el comportamiento dinámico del inversor TTL: se empleará el generador GFD-917 para generar una señal cuadrada entre 0 y 5V, tal como se hizo para el inversor bipolar básico; aplicar dicha señal a las dos entradas de la puerta NAND y visualizarla junto a la salida de la puerta en el osciloscopio OD-460; dar a la señal cuadrada de entrada la máxima frecuencia posible que permita visualizar el funcionamiento correcto del circuito como inversor; medir sobre el osciloscopio los retardos t phl (tiempo de propagación del nivel alto al bajo) y t plh (tiempo de propagación del nivel bajo al alto), ilustrados en la figura 3.3. Para finalizar, se comprobará el funcionamiento de la puerta NAND como tal. Para ello: emplear la señal cuadrada de entre 0 y 5V anterior como una de las entradas de la puerta NAND y visualizarla junto a la salida de la puerta en el osciloscopio OD-460; FTC.24

11 usar la salida de +5V o su referencia para generar 1s y 0s, respectivamente, en la otra entrada de la puerta NAND; construir la correspondiente tabla verdad y comprobar si realiza la función lógica NAND. FTC.25