Unidad IV Sistemas de Adquisición de Datos

Tamaño: px

Comenzar la demostración a partir de la página:

Download "Unidad IV Sistemas de Adquisición de Datos"

Lucía Iglesias Lagos
hace 7 años
Vistas:

1 Unidad IV Sistemas de Adquisición de Datos

2 Tarjeta DAQ Circuitos de entrada analógicos para medir y convertir señales de voltaje de entrada analógica a formato digital (A/D) Circuitos de salida analógicos para generar voltajes de salida analógicos de señales de control digital (D/A) Circuitos contadores/temporizadores Interfaces E/S digitales

3 Tarjeta A/D

4 Tarjetas A/D Componentes: Multiplexer de entrada Amplificador de la señal de entrada Circuito Sample & Hold Convertidor Analógico a Digital (ADC) Buffer FIFO (First Input-First Output) Sistema de Temporizado Interfaz Expansión del Bus Todos intervienen en la RAPIDEZ Y PRECISIÓN DE LA ADQUISICIÓN DE DATOS.

5 Multiplexers (MUX) Dispositivo que conmuta de sus entradas analógicas a su salida. Código binario selecciona la entrada activa. El número de líneas de dirección determina el número de entradas (4 líneas de dirección; 16 entradas). Trabaja multiplexado en el tiempo (más barato)

6 Multiplexer (para señales analógicas)

7 Multiplexers Settling Time (Tiempo de estabilización) Tiempo que la salida del MUX toma para estabilizarse dentro de un márgen de error predeterminado de la entrada cuando la señal de entrada en el canal va de FS (negative full scale) a +FS (positive full scale) o de +FS a FS. Switching Time (Tiempo de conmutación) El tiempo que tarda la salida del MUX para asentarse al voltaje de salida, cuando cambia de un canal a otro. Throughput Rate (Tasa de Procesamiento) El mayor entre el tiempo de estabilización y el tiempo de conmutación.

8 Amplificador de Entrada Objetivo: Lograr la mayor resolución en la medición de la señal de entrada, su rango amplificado deberá coincidir con el rango de entrada del ADC.

9 Amplificador High Performance Instrumentation Amplifier Entradas diferenciales balanceadas Impedancia de entrada alta Pequeñas corrientes de polarización de entrada Low offset drift Tasa alta de rechazo en modo común (high common mode rejection ratio)

10 Amplificador Dos tipos de amplificadores en las tarjetas A/D: Amplificador de ganancia fija ajustable en la tarjeta (potenciómetro o hardware externo). Programmable Gain Amplifier (PGA) Se programa la ganancia por software por canal En PGA muy buenos la ganancia se ajusta automáticamente dependiendo de la señal de entrada.

11 Amplificador Parámetros importantes que afectan la precisión y tasa a la cual puede amplificar Drift en el amplificador. Los parámetros del op-amp están sujetos a cambios o desvíos lentos en el tiempo y con cambios en temperatura, condiciones de entrada, etc., causando errores de ganancia y offset. OFFSET DRIFT y GAIN DRIFT. Se miden en partes por millón por (ppm/ ) y especifican la sensibilidad del amplificador a cambios en la temperatura.

12 Amplificador Parámetros importantes que afectan la precisión y tasa a la cual puede amplificar Settling Time. (Tiempo de asentamiento) El tiempo que transcurre desde la aplicación de un escalón perfecto en la entrada, al tiempo que la salida del amplificador se asienta dentro de un predeterminado margen de error del valor de salida requerido. En el amplificador, el THROUGHPUT decrece con el incremento de ganancia, esto porque aumenta el tiempo de asentamiento.

13 Amplificador CHANNEL-GAIN ARRAYS (CGA) Antes, se escribía la dirección del canal al mux, la ganancia se escribía al PGA y ya asentada la señal se iniciaba la conversión A/D. Overhead de software. Manejo de interrupciones y E/S por polling no permiten un muestreo preciso y a altas velocidades. Ahora se usa CGA, un buffer de memoria en la tarjeta A/D. Hardware adicional para automatizar la selección de canal y de ganancia.

14 Circuito Sample & Hold (S/H) Entrada de la señal analógica y al buffer de entrada Salida de la señal analógica y buffer de salida Un dispositivo de almacenamiento de carga (capacitor) Entrada de control que controla el circuito de conmutación que conecta la sección de entrada a la de salida

15 Circuito Sample & Hold (S/H)

16 Circuito Sample & Hold (S/H) Justificación Con excepción de ADCs mucho muy rápidos (como los Flash), la mayoría de los ADCs necesitan un periodo de tiempo fijo durante el cual la señal de entrada a ser convertida debe permanecer constante.

17 Circuito Sample & Hold (S/H) El S/H tiene dos estados de trabajo: SAMPLE. (Muestreo) Cierra el switch, se carga el capacitor al nivel de voltaje de entrada. HOLD. (Retención) Abre el switch, se desconecta la entrada a la salida. La alta impedancia de la salida del amplificador previene la descarga prematura del capacitor y retiene su carga para la etapa siguiente.

18 S/H Sample (Muestreo)

19 S/H Hold (Retención)

20 Circuito Sample & Hold (S/H) Parámetros importantes: Hold Settling Time (Acquisition Time) Tiempo que transcurre desde la ocurrencia del comando de muestreo al punto que la salida se ha asentado dentro de una banda de error dado de la entrada. Aperture Time El tiempo necesario para conmutar del Edo. de Muestreo, medido del 50% de la señal de control de modo al Edo. de Retención. Aperture Uncertainty Valor que representa la diferencia entre los tiempos de apertura máximo y mínimo.

21 Circuito Sample & Hold (S/H) Drop Rate (Decay Rate) (Tasa de Caída) La tasa a la cual decae el voltaje de salida. Aperture Matching (Coincidencia de apertura) Tarjetas DAQ capaces de hacer muestreo simultaneo requieren dispositivos S/H en cada uno de los canales. Es el tiempo en el cuál serán tomadas todas las muestras simultáneamente.

22 Circuito Sample & Hold (S/H) Temporizado interno

23 Circuito Sample & Hold (S/H) Formas de onda

24 Circuito Sample & Hold

Documentos relacionados

Objetivo. Desarrollo. Práctica 6 Multiplexado. Sección 1 Estudio del comportamiento de un circuito sample and hold

Objetivo. Desarrollo. Práctica 6 Multiplexado. Sección 1 Estudio del comportamiento de un circuito sample and hold Autor: Pedro I. López Contacto: dreilopz@gmail.com www.dreilopz.me Licencia: Creative Commons Attribution 3.0 Unported (CC BY 3.0 http://creativecommons.org/licenses/by/3.0/) Fecha: Febrero 2012. En ninguna