TEMA 1. La familia de microcontroladores 80C51

Transcripción

1 TEMA 1 La familia de microcontroladores 80C51

2 INDICE 1. Nucleo de CPU y ampliación de memoria. 1.1 Introducción a los microcontroladores. 1.2 Familias de Microcontroladores 1.3 La familia del MCS-51. Características del 8xC Descripción de la CPU. 1.5 Organización de la memoria. 1.6 Registros SFR. 1.7 Instrucciones 1.8 Ciclos máquina. 1.9 Ampliación de memoria Modos de bajo consumo Carácterísticas eléctricas. 2. Puertos de entrada/salida 2.1 Estructura y conexionado de dispositivos externos 2.2 Modos de funcionamiento 1-2

3 1.1- Introducción a los microcontroladores MICROPROCESADOR: Chip que contiene una CPU = Controlador + Ruta de datos Pines: buses de direcciones, datos y control Sistema abierto: se completa el sistema con otros chips (memoria y dispositivos de E/S) Aplicaciones: son la base de los ordenadores personales y las estaciones de trabajo Actualmente las CPU de los microprocesadores son de 32 o 64 bits Ejemplos: Pentium IV, POWERPC, Alpha, etc. 1-3

4 1.1- Introducción a los microcontroladores MICROPROCESADOR MEMORIA REG UC ALU DISPOSITIVOS ENTRADA/SALIDA PERIFERICOS MICROPROCESADOR 1-4

5 1.1- Introducción a los microcontroladores MICROCONTROLADOR: Chip que contiene una CPU + Memoria + Disp. E/S. Sistema completo basado en microprocesador en un solo chip Pines: puertos paralelo, líneas comunicaciones serie, entradas y/o salidas analógicas, etc. Sistema cerrado: la memoria y dispositivos de E/S están incluidos en el chip; en muchas ocasiones no se pueden ampliar Cada fabricante desarrolla familias de microcontroladores. Cada familia consta de diversos chips con la misma CPU y con distintas configuraciones de memoria y dispositivos de E/S, integrados para que se pueda disponer del sistema mínimo necesario con el menor coste 1-5

6 MICROPROCESADOR Ordenador Personal 1.1- Introducción a los microcontroladores MOTOROLA INTEL 1-6

7 1.1- Introducción a los microcontroladores MICROCONTROLADOR MEMORIA UC REG ALU PERIFERICOS MICROPROCESADOR MICROCONTROLADOR 1-7

8 1.1- Introducción a los microcontroladores clk reset int_ext EPROM CPU TIMER ADC UART DAC clk_ext fin_cuenta E_analog_1 E_analog_n RxD TxD S_analog_1 RAM Puertos E/S I/O_1 I/O_n 1-8

9 1.1- Introducción a los microcontroladores CPU de 8, 16 o 32 bits (mayoritariamente de 8 bits) Memoria interna de programa (decenas de KB) Memoria interna de datos (cientos de bytes) Periféricos internos: Timers y Watchdogs Puertos E/S paralelos Conversores A-D y D-A Comunicaciones Serie Síncronas y Asíncronas Controlador de teclados y LCDs Buses I2C Generador de PWM

10 1.1- Introducción a los microcontroladores Electrónica de consumo (electrodomésticos...) TV, Audio y Vídeo Automóvil Juguetes Control de motores de CC de baja potencia Periféricos de ordenadores personales Calculadoras, básculas, Videojuegos Tarjetas Inteligentes Control de puertas, barreras, detectores de paso

11 1.1- Introducción a los microcontroladores MCS51: 8051/8052 y derivados National Semiconductors ATMEL Cypress Philips Texas Instruments PIC (Familias 12, 14, 16, 17 y 18) Microchip 68HC11 y MC683xx Motorola AT91 ATMEL ST5, ST6, ST7 ST Microelectronics

12 1.1- Introducción a los microcontroladores MICROCONTROLADOR Controlador teclado Central Alarmas

13 1.1- Introducción a los microcontroladores MICROCONTROLADOR Tarjetas de control de acceso Climatizador

14 1.1- Introducción a los microcontroladores EVOLUCION HISTORICA: MICROPROCESADORES MICROCONTROLADORES DSP S NOMBRE BUS DATOS/ DIRECCIONES VELOCIDAD MIPS /20 5 Mhz 0,33 PENTIUM 4 64/32 3,06 Ghz /16 4 Mhz /16 30 Mhz. TMS320C203 16/16 40 Mhz. 20 TMS320C / Mhz

15 1.2- Familias de Microcontroladores 8051/8052 y derivados National Semiconductors ATMEL Cypress Philips Texas Instruments PIC (Familias 12, 14, 16, 17 y 18) Microchip 68HC11 y MC683xx Motorola AT91 ATMEL

16 1.2- Familias de Microcontroladores 68HC11 CPU de 8 bits de datos y 16 de direcciones Interrupciones externas (2) 26 pines de E/S Periféricos Reloj en tiempo real Contador de tiempo y Watchdog Contador de eventos Comunicaciones serie síncronas y asíncronas Evolución al MC68HC12 de 16 bits Evolución al MC683xx de 32 bits

17 1.2- Familias de Microcontroladores

18 1.3- La familia del MCS-51. Características del 8xC552 ATMEL Part Files CODE XRAM NVRAM I/O DPTR UARTs I2C SPI ADC DAC W/D RTC PWR Mhz/Op/Ap.Mhz TS87C58X2 PDF Home 32k O n/a n/a No No n/a n/a Yes No 3V 5V 40 / 12 / 40 AT89S52 PDF Home 8k F-ISP n/a n/a No No n/a n/a Yes No 5V 33 / 12 / 33 TS87C51RB2 PDF Home 16k O 768 n/a No No n/a n/a Yes No 3V 5V 40 / 6 / 80 AT89LS51 PDF Home 4k F-ISP n/a n/a No No n/a n/a Yes No 3V 16 / 12 / 16 T87C5101 PDF Home 16k O 256 n/a No No n/a n/a Yes No 3V 5V 20 / 6 / 40 AT89S4D12 PDF Home 4k F-ISP 128k n/a No Byte n/a n/a No No 3V 12 / 12 / 12 TS80C52X2 PDF Home 8k R n/a n/a No No n/a n/a No No 3V 5V 40 / 12 / 40 T89C51IC2 PDF Home 32k F-ISP 1k n/a Byte Byte n/a n/a Yes No 3V 5V 20 / 6 / 40 T89C5115 PDF Home 16k F-ISP n/a n/a No No 10 n/a Yes No 5V 20 / 6 / 40 AT89C55WD PDF Home 20k F-ISP n/a n/a No No n/a n/a Yes No 5V 33 / 12 / 33 AT89LV52 PDF Home 8k F n/a n/a No No n/a n/a No No 3V 5V 12 / 12 / 12 AT89C2051 PDF Home 2k F n/a n/a No No n/a n/a No No 3V 5V 24 / 12 / 24 AT87F52 PDF Home 8k O n/a n/a No No n/a n/a No No 3V 5V 24 / 12 / 24 AT87LV51 PDF Home 4k O n/a n/a No No n/a n/a No No 3V 5V 16 / 12 / 16 TS87C52X2 PDF Home 8k O n/a n/a No No n/a n/a No No 3V 5V 40 / 12 / 40 AT89LS8252 PDF Home 8k F-ISP n/a n/a No Byte n/a n/a Yes No 3V 5V 12 / 12 /

19 PHILIPS 1.3- La familia del MCS-51. Características del 8xC552 Part Files CODE XRAM NVRAM I/O DPTR UARTs I2C SPI ADC DAC W/D RTC PWR Mhz/Op/Ap.Mhz P80C58X2 PDF Home 32k ER n/a n/a No No n/a n/a Yes No 3V 5V 30 / 6 / 60 P87C51MB2 PDF Home 64k O 2k n/a No Byte n/a n/a Yes No 3V 5V 24 / 6 / bit program counter, 23-bit DPTR, 16-bit stack pointer P87LPC761 PDF Home 2k E n/a n/a Bit No n/a n/a Yes No 3V 5V 20 / 6 / 40 P87LPC767 PDF Home 4k O n/a n/a Bit No 8 n/a Yes No 3V 5V 20 / 6 / 40 P8XC591 PDF Home 16k OR 256 n/a Byte No 10 8 Yes No 5V 12 / 6 / 24 CAN Controller, 8-bit PWM P89C51RC2xx PDF Home 32k F-ISP 256 n/a Byte No n/a n/a Yes No 5V 20 / 6 / 40 P89C662 PDF Home 32k F-ISP 768 n/a Byte No n/a n/a Yes No 5V 20 / 6 / 40 PCA 80C554 PDF Home 16k E 256 n/a Byte No 10 n/a Yes No 3V 5V 16 / 6 / 32 P89C54X2 PDF Home 16k F n/a n/a No No n/a n/a Yes No 5V 20 / 6 / 40 P80C52X2 PDF Home 8k ER n/a n/a No No n/a n/a Yes No 3V 5V 30 / 6 / 60 80C31 PDF Home n/a n/a n/a No No n/a n/a No No 3V 5V 33 / 6 / 66 P87C51MC2 PDF Home 96k O 3k n/a No Byte n/a n/a Yes No 3V 5V 24 / 6 / bit program counter, 23-bit DPTR, 16-bit stack pointer P87LPC762 PDF Home 2k E n/a n/a Bit No n/a n/a Yes No 3V 5V 20 / 6 / 40 P87LPC768 PDF Home 4k O n/a n/a Bit No 8 n/a Yes No 3V 5V 20 / 6 / bit PWM P89C51RA2xx PDF Home 8k F-ISP 256 n/a Byte No n/a n/a Yes No 5V 20 / 6 / 40 P89C51RD2xx PDF Home 64k F-ISP 768 n/a Byte No n/a n/a Yes No 5V 20 / 6 / 40 P89C664 PDF Home 64k F-ISP 1792 n/a Byte No n/a n/a Yes No 5V 20 / 6 /

20 1.3- La familia del MCS-51. Características del 8xC552 CARACTERÍSTICAS PRINCIPALES 8xC552 CPU 80C51. Memoria de Programa de 8Kb ampliable con memoria externa a 64Kb y posibilidad de protección de código. 256 bytes de RAM expandible a 64 Kb. Dos líneas de interrupción externas. 2 Timers estandar. Timer adicional de 16 bits con cuatro registros de captura y tres registros de comparación. Salidas con PWM. - 4 entradas de captura y 8 salidas temporizadas 1-20

21 1.3- La familia del MCS-51. Características del 8xC552 CARACTERÍSTICAS PRINCIPALES 8xC552 5 puertos de 8 líneas I/O y otro de entrada. Conversor ADC de 10 bits de resolución y 8 canales de entrada UART full-duplex Bus de comunicaciones serie I 2 C Watchdog Tensiones entre 2.7V y 5.5V Modos de bajo consumo. Frecuencias: de 3.5 a 16 MHz de 3.5 a 30 MHz (con memoria ROM o sin memoria) 1-21

22 1.3- La familia del MCS-51. Características del 8xC552 DESCRIPCIÓN DE PINES 8xC552 ADC Salidas PWM Entradas del ADC Salidas de comparació n de T 2 Direcciones bajas y Bus de datos Entradas de captura I 2 C Direcciones altas UART Interrupciones T 2 Timer 0 y 1 Control mem. externa 8xC552_DS Pg2 1-22

23 1.4- Descripción de la CPU BANCO 3 BANCO 2 BANCO 1 BANCO 0 R7 R2 R1 R0 REGISTROS AUXILIARES. 1Fh 17h 10h 07h 00h Acumulador DPH PSW STATUS PC DPL B DPTR (Puntero de Datos) SP PILA: INCREMENTA Y GUARDA INICIALIZADA CON 07H 1-23

24 1.5- Organización de la Memoria MEMORIA DE PROGRAMA 80C51: 4KB FFFF 1000 FFF 0000 EXTERNA PSEN INTERNA 0000 FFFF EXTERNA PSEN Pin Pin EA = 1 EA = 0 80C51_FA Pg2 1-24

25 1.5- Organización de la Memoria MEMORIA DE PROGRAMA 8XC552: 8KB FFFF FFF 0000 EXTERNA PSEN INTERNA 0000 FFFF EXTERNA PSEN Pin Pin EA = 1 EA = 0 8xC552_OV Pg2 1-25

26 1.5- Organización de la Memoria Opciones de memoria para el 8xC552 83C552 87C552 80C552 8KB de ROM interna programable con máscara 8KB de EPROM Sin memoria ROM interna 80C51_OV Pg2 1-26

27 1.5- Organización de la Memoria MEMORIA DE DATOS 80C51 : 00 7F SFR 80 FF DIRECCIONAMIENTO DIRECTO DIRECCIONAMIENTO DIRECTO O INDIRECTO 0000 FFFF WR RD MEMORIA INTERNA MEMORIA EXTERNA (MOVX) 80C51_FA Pg2 1-27

28 1.5- Organización de la Memoria MEMORIA DE DATOS 80C552: DIRECCIONAMIEN- TO INDIRECTO FF 7F SFR 80 FF DIRECCIONAMIENTO DIRECTO DIRECCIONAMIENTO DIRECTO O INDIRECTO 0000 FFFF WR RD MEMORIA INTERNA MEMORIA EXTERNA (MOVX) 8xC552_OV Pg3 1-28

29 1.5- Organización de la Memoria MEMORIA DE DATOS INTERNA: ESPACIO DISPONIBLE PARA VARIABLES DIRECCIONAMIENTO A NIVEL DE BITS del 0 al 127 BANCOS DE REGISTROS DIRECCIONAMIENTO DIRECTO O INDIRECTO 0 80C51_FA Pg3 1-29

30 1.5- Organización de la Memoria Para acceder a las diversas zonas de memoria se emplean diferentes instrucciones: Datos Interna Entre 00h-7Fh MOV dest, src MOV R1,A Entre 80h-FFh Externa Direcc. Directo (SFRs) MOV dest, src MOV R1,P0» Direcc. Indirecto MOV dest, src R1{80-FF} Direcc. Indirecto MOVX dest, src Programa MOVC dest, src MOVC A,@A+PC 1-30

31 1.6- Registros SFR PSW: Program Word Status PSW CY AC F0 RS1 RS0 OV F1 P (D0H) (MSB) (LSB) Bit Símbolo Función PSW.7 CY Bit de Carry PSW.6 AC Bit de Carry auxiliar PSW.5 F0 Bandera de propósito general PSW.4 RS1 Bits selectores de banco de registros: PSW.3 RS0 00 Banco de registros 0 01 Banco de registros 1 10 Banco de registros 2 11 Banco de registros 3 PSW.2 0V Bit de Overflow PSW.1 F1 Bandera de propósito general PSW.0 P Bit de Paridad 80C51_FH Pg3 80C51_FPG Pg5 1-31

32 1.6- Registros SFR Acceso a los SFRs desde C sfr PSW = 0xD0; sfr ACC = 0xE0; sfr B = 0xF0; sfr SP = 0x81; sfr DPL = 0x82; sfr DPH = 0x83; sfr PCON = 0x87; sfr TCON = 0x88; sfr TMOD = 0x89; sfr TL0 = 0x8A; sfr TL1 = 0x8B; sfr TH0 = 0x8C; sfr TH1 = 0x8D; Direccionamiento a nivel de bit sbit CY = 0xD7; sbit AC = 0xD6; sbit F0 = 0xD5; sbit RS1 = 0xD4; sbit RS0 = 0xD3; sbit OV = 0xD2; sbit P = 0xD0; ACC=10h //10h -> ACC CY = 1 //1 -> CY 1-32

33 1.7- Instrucciones Direccionamiento Inmediato. La instrucción contiene el dato MOV A,#30h //Poner en A el valor 30h Direccionamiento Directo La instrucción contiene la dirección donde se encuentra el dato MOV A,30 h //Poner en A el valor de la dirección 30h Direccionamiento por registro La instrucción contiene registro que permite realizar la operación MOV A,R1 //Poner en A el valor del registro R1 Direccionamiento Indirecto por registro. La instrucción contiene el registro que indica la dirección de memoria en la que se encuentra el dato. Puede ser un registro de 8 o de 16 bits MOV A,@R0 //El contenido de la dirección a la que apunta //R0 se almacena en A 8051_FA Pg4 8051_FPG Pg

34 1.7- Instrucciones Direccionamiento Indirecto Indexado por Registro. Permite leer datos de la memoria de programa (tablas) Permite emplear PC o DPTR como punteros para acceder a una tabla ordenada empleando como índice el acumulador MOV B,@A+PC Direccionamiento de bit Permite acceder al valor de un bit empleando el acarreo para almacenar resultados intermedios MOV C,P1.3 //Mover al acarreo el valor de P _FA Pg4 8051_FPG Pg

35 1.9- Ampliación de Memoria MEMORIA DE PROGRAMA: 80C552 P0 EA ALE P2 LATCH Enable EPROM DATOS DIRECCIONES PSEN OE 1-35

36 1.9- Ampliación de Memoria MEMORIA DE DATOS: CONEXIÓN A MEMORIA EXTERNA 83C552 RAM P0 EA ALE P3 P2 RD WR V CC LATCH Enable DATOS DIRECCIONES WR OE 8051_FA Pg3 1-36

37 1.9- Ampliación de Memoria EJEMPLO 1: CONEXIÓN DE MEMORIA DE PROGRAMA Y DATOS EXTERNA (16k x 8 DE PROGRAMA Y 16k x 8 DE DATOS) 80C552 EPROM RAM P0 EA ALE P2 0 P2 5 RD P2 6 WR P2 7 PSEN Enable LATCH D 0 A 0 D 0 A 0 16K X 8 16K X 8 D 7 D 7 A 13 CE OE WR OE A

38 1.9- Ampliación de Memoria EJEMPLO 2: CONEXIÓN DE MEMORIA DE PROGRAMA Y DATOS EXTERNA (32 k x 8 DE PROGRAMA Y/O 16k x 8 DE DATOS) 80C552 EA RD WR P0 ALE P2 0 P2 5 P2 6 P2 7 PSEN Enable LATCH EPROM D 0 D 7 CE OE 16K X 8 A 0 A 13 D 0 D 7 CE OE RAM 16K X 8 WR A 0 A

39 1.10- Modos de bajo consumo PCON PD IDL (87H) (MSB) (LSB) Bit Símbolo Función PCON.0 IDL Entrada en el modo de IDLE PCON.1 PD Entrada en el modo Power Down. (Sólo se puede emplear si /EW está desactivado) 8x552_Ov_Pag

40 1.10- Modos de bajo consumo (1) Y (2) CONSUMO EN MODO NORMAL (5,5V Y 4,5V) (3) Y (4) CONSUMO EN MODO IDLE (5,5V. Y 4,5V) 8x552_Ov_Pag

41 PROTECCION DE CODIGO (solo 83x552) Posibilidad de verificar el contenido de la memoria de programa una vez grabado el dispositivo. Identificador de dispositivo interno (signature bytes) para verificar su funcionamiento Array de encriptación del contenido de la memoria interna. Elección de las opciones de seguridad empleadas: Sin seguridad Imposibilidad de reprogramar la EPROM interna. Eliminación de las opciones de verificación. Acceso a memoria externa deshabilitado. 8x552_DS_Pag8 1-41

42 2.1- Puertos de E/S: Modos de funcionamiento Lectura Es necesario colocar un 1 en el bit correspondiente del SFR antes de hacer la lectura. Por defecto se lee un 1 debido al pullup interno (excepto el P0). Al conectar una entrada a 0 la corriente que se genera es saliente. Escritura Las escrituras se realizan sobre el SRF correspondiente. Para usar el P0 como salida hay que añadir un pullup externo. 1-42