Diseño Basado en Microcontroladores.

Transcripción

1 Diseño Basado en Microcontroladores. Tema 3: Hardware del microcontrolador M16C/62 de Mitsubishi. (4 horas) 3.1. Características generales Arquitectura interna. Diagrama de bloques Mapa de memoria CPU Modos de procesamiento y memoria Control del bus Temporizadores e interrupciones. 3.. Puertos E/S programables Convertidores A/D y D/A.

2 Tema 3. Hardware del Microcontrolador M16C/6X Objetivos específicos: - Conocer la arquitectura interna y la configuración de los pines (patillas) - Conocer los registros SFR. - Conocer el mapa de memoria y sus circuitos asociados. - Conocer las características y funcionalidad de los principales recursos. - Describir la función de los buses y las características que deben cumplir los dispositivos conectados a ellos.

3 Tema 3. Hardware del Microcontrolador M16C/6X Bibliografía recomendada. [Mitsubishi, 1999]. Para este tema es fundamental la lectura del manual hardware suministrado por el fabricante. Disponible en la Web y en el laboratorio. [Cady, 1997a]. Presenta la arquitectura de los microcontroladores de Motorola, basándose en el M6HC11. Se recomienda su lectura como comparación con nuestro microcontrolador. [Serna, 2000]. Los últimos capítulos del libro, 20, 21 y 22, están dedicados al Intel 051 y los capítulos 23, 24, 25 y 26 al PIC16FX. Es muy recomendable su lectura como comparación del M16C/62. Tratamiento didáctico específico. No se pretende ser exhaustivo en el manejo de toda la información suministrada por el fabricante, pero el alumno debe ser capaz de realizar una búsqueda eficiente de información. Puesto que los distintos módulos del microcontrolador serán objeto posterior de otros temas, aquí se tratarán como bloques característicos de cualquier microcontrolador y se verán las analogías y las diferencias con los principales fabricantes, como Intel, Motorola y Microchip.

4 3.1. Características Generales. En este apartado se va a usar la página 17 (de las 3) del manual hardware de Renesas que está disponible en el fichero HWR_16C62p.pdf (2.7 Mb) Arquitectura interna. Diagrama de bloques. En este apartado se va a usar las páginas 19, 21, 22, 24, 2, 31-36, 3 y (de las 3) del manual hardware de Renesas que está disponible en el fichero HWR_16C62p.pdf (2.7 Mb).

5 3.2. Arquitectura interna. Diagrama de bloques.

6 DIAGRAMA DE BLOQUES M16C I/O Ports P0 P1 P2 P3 P4 P5 P6 Watch dog timer (20 bit) DMAC 2 channel D-A converter bit 2 ch. Timer 5 x A Timer (16 bit) 6 x B Timer (16 bit) CRC operation circuit UART / Clock sync. serial I/O 5 channels A-D converter (10 bit x channel expanded to 10 ch) System clock generator Xin - Xout Xcin - Xcout P7 R0H R0L R0H R0L R1H R1L R2 R3 Address Reg. A0 Address Reg. A1 Frame Base Reg. FB Static Base Reg. SB Program Counter PC Vector Table INTB Flag Register FLG Stack Pointer ISP USP (User Stack Pointer) Multiply circuit 16X 16 MEMORIAS ROM/Flash 256 K bytes RAM 20 K bytes P P9 P10

7 3.2. Arquitectura interna. Diagrama de bloques. M M - XXX FP Se omite para versiones Flash Familia M16C Serie o Grupo 60/62 Capacidad RAM M F C - M F C - M30600SFP / M30624FQAFP / M30626FHPFP Tipo de memoria: M: ROM máscara S: ROM externa F: Flash XXX FP XXX FP Empaquetado FP: rectangular 100 pines GP: cuadrado 100 pines Capacidad ROM: 4: 32 Kbytes : 64 Kbytes A: 96 Kbytes C: 12 Kbytes G: 256 Kbytes W: 320 Kbytes H: 34 Kbytes J: 512 Kbytes

8 3.2. Arquitectura interna. Diagrama de bloques R0H R0L Program Counter PC R0H R0L 20 R1H R1L Interrupt Vector Table INTB R2 R3 16 A0 (=R4) Flags A1 (=R5) Frame Base (eg local var) Static Base (eg static var) 16 x 16 Multiplier 16 Interrupt stack ISP User stack USP

9 3.3. Mapa de memoria. En este apartado se van a usar la página 3 (de las 3) del manual hardware de Renesas que está disponible en el fichero HWR_16C62p.pdf (2.7 Mb).

10 3.4. CPU En este apartado se van a usar desde la página 36-37, (registros sfr), 45 a 4 para el circuito reset y desde la 79 a la 6 para el generador del reloj (de las 3) del manual hardware de Renesas que está disponible en el fichero HWR_16C62p.pdf (2.7 Mb) Modos del procesador y memoria. En este apartado se van a usar desde la página 55 hasta la 59, ambas inclusive (de las 3) del manual hardware de Renesas que está disponible en el fichero HWR_16C62p.pdf (2.7 Mb).

11 3.6. Control del bus En este apartado se van a usar desde la página 60 a la 70 (de las 3) del manual hardware de Renesas que está disponible en el fichero HWR_16C62p.pdf (2.7 Mb) Temporizadores e Interrupciones. En este apartado se van a usar desde la página para interrupciones, para temporizadores, 122 y 123 para Watchdog y para DMAC, ambas inclusive (de las 3) del manual hardware de Renesas que está disponible en el fichero HWR_16C62p.pdf (2.7 Mb).

12 3.. Puertos E/S programables. En este apartado se van a usar desde la página (puertos), y de la para las UART s (de las 3) del manual hardware de Renesas que está disponible en el fichero HWR_16C62p.pdf (2.7 Mb) Modos del procesador y memoria. En este apartado se van a usar desde la página 221 hasta la 239, ambas inclusive (de las 3) del manual hardware de Renesas que está disponible en el fichero HWR_16C62p.pdf (2.7 Mb).