Aplicaciones de mc Lenguaje C- CC5x-Temporizadores

Transcripción

1 Aplicaciones de mc Lenguaje C- CC5x-Temporizadores Preparado por : Juan Ignacio Huircán Departamento de Ingeniería Eléctrica Universidad de La Frontera Otoño 29

2 Introducción El µc posee 3 Módulos Timer, llamados: TMR TMR1 TMR2 Cada uno de ellos posee diversas características En la programación intervienen varios registros Su uso puede resultar complejo dado que requieren del manejo de interrupciones

3 Timer Es un Timer/counter de 8 bit Selector de clock interno o externo Interrupción de overflow de FFh a h Preescalar de 8 bit configurable por software Selección del canto para clock externo

4 Como funciona un sistema genérico?? Sea el bloque Timer

5 Como funciona un sistema genérico?? Sea el bloque clock Timer

6 Como funciona un sistema genérico?? Sea el bloque clock Timer Carga Inicial

7 Como funciona un sistema genérico?? Sea el bloque clock Timer Carga Inicial

8 Como funciona un sistema genérico?? Sea el bloque clock Timer Carga Inicial xfd El timer empieza a contar los cantos de reloj a partir de la carga inicial

9 Como funciona un sistema genérico?? Sea el bloque clock Timer Carga Inicial xfe El timer empieza a contar los cantos de reloj a partir de la carga inicial

10 Como funciona un sistema genérico?? Sea el bloque clock Timer Carga Inicial xff El timer empieza a contar los cantos de reloj a partir de la carga inicial

11 Como funciona un sistema genérico?? Sea el bloque clock Timer Carga Inicial x El timer empieza a contar los cantos de reloj a partir de la carga inicial

12 Como funciona un sistema genérico?? Sea el bloque clock Timer Carga Inicial x El timer empieza a contar los cantos de reloj a partir de la carga inicial Cuando llega a xff y pasa a x, se habilita el Flag de Interrupción TMRIF

13 Que es un preescalar? Es un mecanismo por el cual pasa previamente el clock antes de ingresar al Timer, donde es divido. Por lo general por una potencia de 2 Divisor por 2 clock Pre-escalar Timer

14 Que es un preescalar? Es un mecanismo por el cual pasa previamente el clock antes de ingresar al Timer, donde es divido. Por lo general por una potencia de 2 Divisor por 4 clock Pre-escalar Timer

15 Esquema del Timer (simplificado) PIN RA4 /TCK TSE osc M U X TCS M U X TMR Reg Watchdog Timer M U X Preescalar PSA WDT Enable bit PSA MUX WDT timeout PSA

16 Registros Involucrados OPTION (En el manual aparece como OPTION_REG) INTCON Procedimiento Se debe configurar la operación del módulo en el registro OPTION Se debe configurar el registro INTCON para habilitar las interrupciones

17 Registro OPTION RBPU INTEDG TCK TSE PSA PS2 PS1 PS

18 Registro OPTION RBPU INTEDG TCK TSE PSA PS2 PS1 PS Bit que selecciona la fuente de clock 1 Transición el pin TOCK1 Clock interno

19 Registro OPTION RBPU INTEDG TCK TSE PSA PS2 PS1 PS Bit que selecciona el canto del clock 1 Incremento del clock con canto de bajada en el pin TCK1 Incremento del clock con canto de subida en el pin TCK1

20 Registro OPTION RBPU INTEDG TCK TSE PSA PS2 PS1 PS 1 Preescalar asignado al WDT (Watch Dog Timer) Preescalar asignado al Timer Bits de asignación del preescalar

21 Registro OPTION RBPU INTEDG TCK TSE PSA PS2 PS1 PS Bits que seleccionan el preescalar 1:2 1 1:4 1 1:8 11 1:16 1 1: : : :256

22 Registro INTCON GIE PEIE TMRIE INTIE RBIE TMRIF INTIF RBIF

23 Registro INTCON GIE PEIE TMRIE INTIE RBIE TMRIF INTIF RBIF Habilita todas las interrupciones

24 Registro INTCON GIE PEIE TMRIE INTIE RBIE TMRIF INTIF RBIF Habilita la interrupción por el TMR

25 Registro INTCON GIE PEIE TMRIE INTIE RBIE TMRIF INTIF RBIF Flag de interrupción del TMR

26 Esquema del Timer (simplificado) PIN RA4 /TCK TSE osc Watchdog Timer M U X TCS M U X Preescalar M U X PSA TMR Reg PSA y TCS son bits de control WDT Enable bit PSA MUX WDT time-out PSA RBPU INTEDG TCS TSE PSA PS2 PS1 PS

27 Esquema del Timer (simplificado) PIN RA4 /TCK TSE osc Watchdog Timer M U X M U X Preescalar M U X TMR Reg PSA y TCS son bits de control WDT Enable bit MUX WDT time-out RBPU INTEDG TSE PS2 PS1 PS

28 Esquema del Timer (simplificado) PIN RA4 /TCK TSE osc Watchdog Timer M U X M U X Preescalar M U X TMR Reg PSA y TCS son bits de control WDT Enable bit MUX WDT time-out RBPU INTEDG TCS TSE PSA PS2 PS1 PS

29 Esquema del Timer (simplificado) PIN RA4 /TCK TSE osc M U X M U X Preescalar M U X TMR Reg RBPU INTEDG TSE PS2 PS1 PS

30 Esquema del Timer (simplificado) PIN RA4 /TCK TSE osc M U X M U X Preescalar M U X TMR Reg RBPU INTEDG TCS TSE PSA PS2 PS1 PS

31 Esquema del Timer (simplificado) PIN RA4 /TCK TSE osc M U X M U X 1:2 M U X TMR Reg RBPU INTEDG TCS TSE PSA

32 Esquema del Timer (simplificado) PIN RA4 /TCK TSE osc M U X M U X 1:4 M U X TMR Reg RBPU INTEDG TCS TSE PSA 1

34 Esquema del Timer (simplificado) PIN RA4 /TCK TSE osc M U X M U X 1:16 M U X TMR Reg RBPU INTEDG TCS TSE PSA 1 1

38 Esquema del Timer (simplificado) PIN RA4 /TCK TSE osc M U X M U X 1:256 M U X TMR Reg RBPU INTEDG TCS TSE PSA 1 1 1

39 Interrupciones Es el mecanismo más eficiente para atender los periféricos. Permite generar temporización más precisa. Las fuentes pueden ser distintas Los Clock internos Señales externas tales como INT u otros bits definidos Periféricos internos de uc tales como la UART o el ADC o el PWM

40 Como Funcionan las interrupciones Cuando un periférico requiere atención, a través de una señal lo solicita a la CPU. Inmediatamente, el control del programa salta una rutina llamada RSI o Rutina de servicio de interrupción. Esta función atiende al periférico y luego retorna al programa principal.

41 Funcionamiento General Rutina de Servicio de Interrupción interrupción Programa Principal

45 Funcionamiento General Rutina de Servicio de Interrupción interrupción Periférico Programa Principal

52 En el uc PIC con CC5X Se configura el trabajo con interrupciones en los registros OPTION e INTCON Se incluye un archivo de cabecera int16cxx.h proporcionado por el que desarrolló el compilador La RSI queda en la dirección x4 Cada vez que se interrumpe se setea un FLAGS de acuerdo a la fuente de interrupción INTF : Indica la interrupción por INT TIF : Indica la interrupción por Overflow de TMR RBIF : Int. Por PORTB ADIF: Int. Del ADC RCIF : Int. De Rx UART TXIF : Int. De tx UART

53 Se implementa una RSI bajo el formato indicado a continuación #include "int16cxx.h" #pragma origin 4 interrupt rsi( void) { int_save_registers // W, STATUS (and PCLATH) // En esta zona se debe preguntar por // el flag correspondiente } int_restore_registers // W, STATUS (and PCLATH)

54 Se implementa una RSI bajo el formato indicado a continuación #include "int16cxx.h" #pragma origin 4 interrupt rsi( void) { int_save_registers // W, STATUS (and PCLATH) if ( TIF) { /* TMR overflow interrupt */ if(intf) { } TIF = ; /* reset flag */ if(adif) { } INTF=; } ADIF=; } int_restore_registers // W, STATUS (and PCLATH)

55 Esquema de programa #include "int16cxx.h" #pragma origin 4 interrupt rsi(void) { // codigo } void main() { // Config. Puertos I-O // Config. Timer // Config. Interrupciones while(1) // ciclo for ever { } }

56 Aplicación con el TMR #include "int16cxx.h" #pragma origin 4 interrupt rsi( void) { int_save_registers // W, STATUS (and PCLATH) if ( TIF) { /* TMR overflow interrupt */ TMR = 128; if(portb.==) PORTB.=1; else PORTB.=; TIF = ; /* reset flag */ } int_restore_registers // W, STATUS (and PCLATH) }

57 void main() { // TRISB.=; PORTB.=1; //Programación del TMR OPTION.5=; OPTION.3=; // PSA=; OPTION.2=; // PS2=; OPTION.1=; // PS1=; OPTION.=; // PS=; TMR=128; // Carga inicial del Timer INTCON.5=1; //TMRIE=1; GIE=1; // INTCON.7=1; } while(1) { }

58 Timer 1 El Timer1 es un módulo de Temp/cont de 16 bits que tiene 2 registros de lectura y escritura TMR1H y TMR1L. El registro formado por ambos TMR1H:TMR1L se incrementa desde h a FFFFh. La Interrupción TMR1 si es habilitada es generada por el overflow el cual es capturado por el flag TMR1IF. Esta puede ser habilitada o deshabilitada por el TMR1IE. El modulo trabaja como: Timer Counter El modo queda determinado por el bit que selecciona el clock

59 En modo Timer, Timer1 se incrementa cada ciclo de instrucción. En modo counter, el incremento es en cada canto de subida de una entrada de clock externa El Timer1 se habilita/deshabilita mediante el bit TMR1ON. También tiene una entrada de reset

60 Diagrama Timer1 (Simplificado) TMR1 T1SYNC TMR1H TMR1L TMR1ON RC RC1 Pre-scaler Clock ext Fosc/4 T1OSCEN TMR1CS T1CKPS1:T1CKPS

61 Registros Involucrados T1CON T1CKPS1 T1CKPS T1OSEN T1SYNC TMR1CS TMR1ON

62 T1CON T1CKPS1 T1CKPS T1OSEN T1SYNC TMR1CS TMR1ON 1:1 1:2 1 1:3 1 1:4 1 1 Preescalar

63 T1CON T1CKPS1 T1CKPS T1OSCEN T1SYNC TMR1CS TMR1ON Selecciona fuente de clock externo

64 T1CON T1CKPS1 T1CKPS T1OSCEN T1SYNC TMR1CS TMR1ON

65 T1CON T1CKPS1 T1CKPS T1OSCEN T1SYNC TMR1CS TMR1ON Selección de la fuente de clock

66 TMR1 T1SYNC TMR1H TMR1L TMR1ON RC RC1 Pre-scaler Clock ext Fosc/4 T1OSCEN TMR1CS T1CKPS1:T1CKPS

67 TMR1 T1SYNC TMR1H TMR1L TMR1ON RC RC1 Pre-scaler Clock ext Fosc/4 T1OSCEN TMR1CS T1CKPS1:T1CKPS T1CKPS1 T1CKPS T1OSEN T1SYNC TMR1CS TMR1ON

70 TMR1 T1SYNC TMR1H TMR1L TMR1ON RC RC1 Pre-scaler Clock ext Fosc/4 T1OSCEN TMR1CS T1CKPS1:T1CKPS T1CKPS1 T1CKPS T1OSEN TMR1ON

71 TMR1 TMR1H TMR1L TMR1ON RC RC1 Pre-scaler Clock ext Fosc/4 T1OSCEN T1CKPS1:T1CKPS T1CKPS1 T1CKPS T1OSEN TMR1ON

74 TMR1 TMR1H TMR1L TMR1ON RC RC1 1:1 Clock ext Fosc/4 T1OSCEN T1OSEN TMR1ON

75 TMR1 TMR1H TMR1L TMR1ON RC RC1 1:1 Clock ext Fosc/4 T1OSCEN T1OSEN TMR1ON