Problemas de Sistemas Digitales. Grados en I.Informática e I.Informática de Sistemas

Transcripción

1 Problemas de Sistemas Digitales Grados en I.Informática e I.Informática de Sistemas Curso

2

3 Introducción 1. Utilizando tablas de verdad, comprobar que cualquier función lógica de dos variables puede implementarse utilizando únicamente puertas AND, OR e inversores. 2. Utilizando las propiedades básicas del álgebra de Boole, y la propiedad A B = A B + A B, demostrar lo siguiente (no utilizar tablas de verdad, demostrarlo mediante igualdades, basándose en el álgebra de Boole): A (B C) = (A B) (A C) A B = A B = A B = A B A B = A B + A B A B = A B = A B A + (B C) = (A + B) (A + C) 3. Hemos estudiado en clase que A B = A B. Se cumple que A B C = A B C? Quï 1 han de cumplir las variables independientes para que 2 A B... N = A B... N? Quï 1 han de cumplir las variables independientes para que 2 A B... N = A B... N? 4. Consideremos el conjunto formado por los conmutadores, los cuales pueden tomar dos estados perfectamente diferenciados: conmutador abierto (no pasa corriente) y conmutador cerrado (pasa corriente). Definiremos un conmutador abierto como 1 lógico, y un conmutador cerrado como 0 lógico.

4 4 Qué dos funciones suma y producto lógicos definirías para que el conjunto formado por los conmutadores junto con las operaciones definidas formen un álgebra de Boole? 5. Disponemos de una puerta AND de dos entradas, que funciona en lógica positiva. Si utilizamos esa misma puerta pero en lógica negativa, qué función realizaría? Supongamos ahora que tenemos una puerta X-OR que funciona en lógica negativa. Si utilizamos esa misma puerta pero en lógica positiva, qué función realizaría? 6. En una estantería hay 5 libros v,w,x,y,z. Deben escogerse cumpliendo las 5 condiciones siguientes: Se seleccionan v o w o ambos a la vez. Se seleccionan x o z, pero no ambos a la vez. Se seleccionan tanto v como z juntos, o bien se hace una selección que no incluya a ninguno de ellos. Si se selecciona y, entonces z también debe seleccionarse. Si se selecciona w, entonces ha de seleccionarse tanto v como y. Qué posibles selecciones de libros pueden hacerse de forma que cumplan todas las condiciones mencionadas? 7. Una estudiante consulta el boletín de la universidad, y encuentra que puede matricularse en un determinado curso de electrónica sólo si satisface por lo menos una de las siguientes condiciones: Tiene como mínimo 60 créditos y un buen expediente. Tiene como mínimo 60 créditos, estudia ingeniería y tiene el apoyo del departamento. Tiene menos de 60 créditos y está estudiando ingeniería. Tiene un buen expediente y tiene apoyo del departamento. Es estudiante de ingeniería y no tiene apoyo del departamento.

5 5 Encontrar la solución más sencilla posible que indique qué debe cumplir dicha estudiante para poder matricularse. 8. Simplificar la siguiente función lógica, utilizando diagramas de Karnaugh: F (A, B, C, D, E) = (0, 2, 4, 6, 8, 10, 12, 14, 16, 19, 22, 25, 28, 31) 9. Diseñar un sumador completo de números en binario natural de un bit a partir de dos semisumadores de un bit y una puerta lógica. 10. Realizar un circuito lógico que tenga por entrada un número en código Gray de 4 bits, y por salida el correspondiente binario. Hacer lo mismo para la situación contraria (entrada en binario de 4 bits y salida en Gray). Implementar ambos circuitos utilizando puertas X-OR. 11. Se utiliza verificación de paridad impar con números de 8 bits que se envían de un procesador a otro. El bit de paridad se agrega al extremo derecho de cada número. Se envía la combinación Supongamos cuatro casos diferentes: la combinación enviada se recibe como , , , o bien como Para cada uno de los cuatro casos, responder a las si guientes preguntas: Ocurrió un error en la transmisión? Detectó un error el sistema de verificación de paridad? Si no utilizáramos la verificación de paridad, enviando únicamente los 8 bits, habría operado el procesador de destino con información incorrecta?

6 6

7 Circuitos Combinacionales 1. Diseñar un circuito con cuatro entradas (X,Y,Z,V) y dos salidas (F,G), lo más sencillo posible, cuyo funcionamiento quede descrito por las siguientes condiciones: Si XY = 00, entonces F = Z y G = V Si XY = 01, entonces F = 0 y G = Z OR V Si XY = 10, entonces F = Z AND V y G = 0 Si XY = 11, entonces F = G = 1 2. Dadas las siguientes funciones: F 1 = A C D + A D + B D + A B + + B D + A B C + A B D F 2 = A C + B C D + A C D + B C D + A C D + + A B D + A B C + A B C + A B D + A C Minimizar dichas funciones utilizando diagramas de Karnaugh. Implementar ambas funciones utilizando 2 puertas X-OR, y un sólo chip de 4 puertas NAND de 2 entradas. Hallar la expresión algebraica de F 3 = F 1 +F 2. Simplificarla utilizando las propiedades del álgebra de Boole. Una puerta X-OR puede implementarse con un chip como el anterior (4 puertas NAND de 2 entradas). Demostrarlo. Implementar una puerta X-NOR con las mínimas puertas NOR de 2 entradas. Implementar F 3 con el anterior chip (4 puertas NAND de 2 entradas) y una puerta NAND de 3 entradas.

8 8 3. Se desea poder encender y apagar una lámpara desde 3 interruptores diferentes. Cuando los 3 interruptores estén en la posición que llamaremos 0, la lámpara estará apagada. Cada vez que se acciona un interruptor, debe cambiar el estado de la lámpara. Implementar un circuito combinacional para controlar el estado de la lámpara, cuyas entradas sean los estados de los interruptores. Utilizar el menor número de puertas lógicas posibles. 4. Diseñar un circuito digital que sea capaz de detectar temperaturas comprendidas entre T 1 y T 2 por un lado, y entre T 3 y T 4 por otro lado, donde T 1 < T 2 < T 3 < T 4. El sistema toma información de 4 sensores térmicos capaces de detectar si la temperatura es mayor que T 1, T 2, T 3 y T 4 respectivamente. Implementar el circuito utilizando puertas NAND. Volver a implementarlo utilizando puertas NOR. Diseñar ahora un circuito capaz de detectar errores en los sensores del sistema descrito. Implentarlo en dos niveles AND-OR y OR-AND. 5. Un circuito lógico tiene 5 entradas y 1 salida. Cuatro de las entradas A,B,C y D representan un dígito decimal escrito en código BCD. La quinta entrada E es de control. Cuando el control esté en 0 lógico, la salida será 0 si el número decimal es par y 1 si el número decimal es impar. Cuando el control esté en 1 lógico, la salida será 0 cuando la entrada sea múltiplo de 3 y 1 cuando no lo sea. Diseñar dicho circuito. 6. En un registro de 4 bits cuyas salidas están disponibles al exterior, se almacena información en código BCD. Realizar la tabla de verdad de un circuito lógico que detecte si el número contenido en el registro es mayor que 7 o menor que 3. Función lógica que se obtiene a partir de la tabla realizada en el apartado anterior. Implementar el circuito con puertas NAND. Implementar el circuito con puertas NOR.

9 9 7. Se desea transmitir información codificada en binario (palabras de 4 bits) entre dos lugares alejados físicamente. Para proteger al sistema frente a posibles errores en la transmisión se desea añadir un bit de paridad par. Diseñar el circuito lógico que genere dicha paridad e implementarlo con puertas X-OR. Diseñar el circuito lógico que detecte la paridad de la información enviada, para conocer posibles errores en la transmisión. Utilizar igualmente puertas X-OR para su implementación. 8. A partir de los cronogramas de la figura, correspondientes a las entradas A, B, C y la salida F de un circuito lógico, determinar una de sus posibles estructuras de puertas. A B C A B C Circuito Digital F F 9. Implementar la siguiente función lógica, de modo que no aparezcan fenómenos aleatorios: F (A, B, C, D, E) = (0, 2, 4, 6, 8, 10, 12, 14, 16, 19, 22, 25, 28, 31) 10. Implementar mediante puertas lógicas un conversor de código. El código de partida será un código Gray de 3 bits. El código final será el de un display de 7 segmentos. Realizar ahora otro conversor de código similar al anterior, pero ahora el código de partida será el Johnson de 4 bits.

10 Sea un sistema digital que dispone de 16 líneas de petición de servicio activas en baja. Diseñar un circuito que nos muestre a través de dos displays el número de la línea de petición de servicio de mayor prioridad activa en cada instante. Si no hay ninguna línea activa, no mostrará nada. Hacer el diseño con dos codificadores de prioridad 148, dos conversores de código 48 y dos displays. Utilizar las puertas que sean necesarias. 12. Diseñar un multiplexor de 16 canales a partir de dos multiplexores 151, y las puertas lógicas necesarias. El multiplexor de 16 canales dispondrá de una entrada de habilitación activa en baja. 13. Sea la función lógica de 4 variables f(a, b, c, d) = (0, 2, 4, 5, 6, 11, 12, 14) Implementar esta función utilizando un multiplexor 151 y un inversor. 14. Se dispone de dos sensores de temperatura S 1 y S 2. El sensor S 1 permanece activo mientras la temperatura sea mayor que 20 C y el sensor S 2 permanece activo mientras la temperatura sea mayor que 25 C (ambos sensores se activan en alta). También se dispone de dos ventiladores V A y V B controlados por sendos interruptores I A e I B que se activan en alta. Se desea controlar la activación de ambos ventiladores siguiendo las siguientes reglas: Cuando se superen los 20 C, se debe encender un ventilador, y cuando se superen los 25 C, se han de encender los dos ventiladores (siempre que sea posible). Un ventilador sólo se puede activar si su interruptor está activado. En caso de duda se activará el ventilador A. En caso de fallo en los sensores de temperatura, no se encenderá ningún ventilador. Los ventiladores se activan en alta. Diseñar el circuito lógico que controle la activación de los ventiladores utilizando exclusivamente un multiplexor 151 y una puerta lógica.

11 Diseñar un circuito que nos muestre el valor absoluto en binario natural de números de 4 bits en complemento a dos. Utilizar 2 combinacionales integrados (los que se deseen, pero un máximo de 2) y los inversores necesarios. 16. En la siguiente figura aparece un cruce entre dos carreteras. Se colocan sensores a lo largo de todos los carriles (A,B,C,D) para detectar la presencia de coches. La salida de los sensores es 0 cuando no pasa ningún coche y 1 cuando pasa un coche delante de ellos. Para controlar el tráfico, se colocan dos semáforos, en las direcciones N-S y E-O, como puede verse en la figura. Diseñar un circuito que controle los semáforos de la siguiente forma: A O N E S D C B El semáforo verde corresponderá a la dirección que contenga más carriles ocupados. En caso de que ambas direcciones tengan el mismo número de carriles ocupados, tendrá preferencia la dirección E-O. Implementar el circuito utilizando exclusivamente un multiplexor Utilizando un decodificador 138 y un multiplexor 151, diseñar un circuito que permita detectar la identidad de 2 palabras de 3 bits. 18. Se dispone de dos circuitos integrados. El primero de ellos contiene dos sumadores completos de 2 bits, y el segundo es un multiplexor 151. Utilizando los 2 circuitos anteriores y los inversores que se necesiten, diseñar un circuito capaz de detectar la presencia de 3 y sólo 3 bits a 1 en palabras de 6 bits en paralelo.

12 Diseñar un circuito que realice la suma del número A de 4 bits (A 3 A 2 A 1 A 0 ) con el mayor de los dos números B (B 3 B 2 B 1 B 0 ) y C (C 3 C 2 C 1 C 0 ). Los 3 números están codificados en binario natural. Si los números B y C son iguales, el resultado ha de ser igual al número A. Utilizar para el montaje los circuitos combinacionales integrados que sean necesarios. 20. Diseñar: Un circuito sumador-restador de números de 4 bits en complemento a 2. Utilizar para ello un circuito sumador 83 y las puertas X-OR que sean necesarias. Un detector de rebasamiento para el sumador-restador del anterior apartado. Un sumador-restador de 7 bits con detector de rebasamiento. 21. Diseñar un sumador aritmético en código BCD para números positivos de una cifra a partir de dos sumadores integrados 83 y las puertas lógicas necesarias. Generalizarlo para sumar números BCD de más de una cifra. 22. Utilizando las puertas AND necesarias y sumadores completos de 4 bits, diseñar un circuito digital que permita realizar el producto de 2 números en binario natural de 4 bits. 23. Diseñar un multiplexor de 64 canales de entrada a partir de 8 multiplexores 151 y de un decodificador Construir un decodificador de 6 líneas de entrada de dirección y 64 líneas de salida a partir de 9 decodificadores Se desea realizar un circuito que nos indique el momento y el tipo de campanadas que debe dar un reloj (no el número). Las campanadas son de 3 tipos: cuartos, medias y enteras. Para hacer esto, se dispone de los minutos en un código BCD natural. Como salida debemos tener 3 bits (A,B,C ), tal

13 13 que las únicas combinaciones que pueden darse en la salida y su significado aparecen en la siguiente tabla: A B C Significado No ha de sonar Tipo horas enteras Tipo medias horas Tipo cuartos Diseñar el circuito utilizando el número mínimo de comparadores 85 y de puertas lógicas. 26. Se dispone de 2 termómetros digitales A y B. Cada uno de ellos entrega una señal binaria de 4 bits (en binario natural). Los dos termómetros no siempre dan la misma temperatura, por lo que interesa diseñar un circuito que realice 4 funciones según dos señales de control G 1 y G 0, tal y como aparece en la siguiente tabla: G 1 G 0 Función 0 0 Media redondeada por defecto 0 1 Temperatura de A 1 0 Temperatura de B 1 1 Media redondeada por exceso Se dispone para el diseño de un sumador integrado 83, 2 multiplexores 157 y las puertas lógicas necesarias.

14 14

15 Circuitos Secuenciales 1. Dadas las siguientes señales, dibujar la salida correspondiente a cada caso: J-K (Clk es la señal de habilitación). Las señales se introducen en un flip-flop J-K maestro-esclavo. Las señales se introducen en un flip-flop J-K activado por flanco (en el flanco positivo). Nota: Suponer que en t = 0, Q = 0. Clk J K

16 16 2. Analizar el circuito de la figura y dibujar el diagrama de niveles lógicos por los que van pasando las salidas A, B y C, a medida que van llegando los impulsos de reloj en los dos siguientes casos: Inicialmente A=B=C=0. Inicialmente A=B=1 y C=X. 3. Se dispone de una señal digital periódica C, de período T. A partir de dicha señal, y en sincronismo con sus flancos de subida, se necesita generar otra señal cuyo período y cuyo ancho de impulso deben ser seleccionables mediante 2 señales de control C 0 y C 1, tal y como se indica en la tabla adjunta. Diseñar un circuito lógico capaz de generarlas. Controles Características de la señal C 0 C 1 Ancho de impulso Período 0 0 No se genera impulso 0 1 T 2T 1 0 2T 3T 1 1 3T 4T 4. Diseñar un divisor de frecuencia por 3 síncrono, utilizando flip-flops J-K activados por el flanco negativo. 5. Los números entre 0 y 3, expresados en binario natural, se transmiten en serie por una línea de datos Y. Primero se transmite el bit más significativo, y la transmisión está sincronizada con una señal de reloj.

17 17 Se desea diseñar un circuito secuencial tal que la salida Z nos entregue un 1 durante el tiempo del segundo bit si la combinación que llegó a través de Y fue 0 ó 3, permaneciendo el resto del tiempo a 0. Además, el circuito debe contar con otra entrada X que es la única capaz de inicializar el sistema: X=1 provoca el paso al estado inicial y en ese estado queda el sistema hasta que X=0. En el momento en el que X pase a valer 0, se tratará de nuevo de detectar el 0 ó el 3. Siempre que X=1, Z valdrï Un circuito secuencial tiene 2 entradas (X 1 y X 2 ) y 2 salidas (Z 1 y Z 2 ). Las entradas representan un número en binario natural N de 2 bits. Si el valor presente de N es mayor que el valor inmediatamente anterior, entonces la salida Z 1 se pone a 1. Si dicho valor es menor, Z 2 se pone a 1. En cualquier otro caso, Z 1 = Z 2 = 0. Suponer que el sistema se inicializó hace tiempo. Describir el diagrama de flujo del sistema como autómata de Mealy. Cuántos estados tendrá el circuito equivalente de Moore? Diseñar el circuito con flip-flops tipo D activados en el flanco negativo de la señal de reloj. 7. Diseñar un sistema secuencial capaz de detectar la secuencia en una línea X de datos en serie sincronizados con una señal de reloj C. Con el mínimo número de flip-flops tipo D como autómata de Moore. Con el mínimo número de flip-flops J-K como autómata de Mealy. Con un registro de desplazamiento y las puertas lógicas necesarias como autómata de Moore. Con un registro de desplazamiento y las puertas lógicas necesarias como autómata de Mealy. 8. Diseñar un sistema secuencial capaz de detectar la secuencia 111 basándose en un registro de desplazamiento. Diseñarlo de las dos formas siguientes: Con solapamiento. Sin solapamiento.

18 18 9. Diseñar un dado electrónico utilizando un contador integrado 161. Con un pulsador se simulará la tirada del dado, y el resultado deberá aparecer en un display de 7 segmentos. 10. Diseñar un contador binario síncrono de módulo 16 utilizando flip-flops J- K activados por flanco. Generalizar el montaje para cualquier contador de módulo 2 n, con n entero. 11. Demostrar que en los contadores asíncronos se cumple lo siguiente: Conexión de reloj Flanco activo de los flip-flops Sentido de cuenta Q Negativo Ascendente Q Positivo Descendente Q Negativo Descendente Q Positivo Ascendente Nota: La conexión de reloj indica si la entrada de reloj de un flip-flop (excepto el primero) se conecta a la salida directa o complementada del flip-flop anterior. 12. Se desea disponer de un contador asíncrono que cuente de 0 a 50. Utilizar para su construcción flip-flops J-K activados por el flanco negativo con una entrada asíncrona de reset y las puertas lógicas necesarias. 13. Consideremos un contador de anillo de 4 bits cuya secuencia es la siguiente: Q 0 Q 1 Q 2 Q 3 = Demostrar que si por accidente el contador se encuentra en un estado diferente a los cuatro permitidos, el contador se bloquea. A continuación se hace la siguiente modificación: se añade una puerta lógica cuya salida es D 0 = Q 0 + Q 1 + Q 2 en vez de conectar directamente D 0 a Q 3. Demostrar que en este caso, si el contador abandona su secuencia de conteo, no se bloquea. Modificar el circuito del anterior apartado si la secuencia de conteo tiene un 0 que se desplaza en lugar de un 1.

19 Diseñar un generador de secuencias que, a partir de una señal de reloj, produzca las señales S 1 a S 8 que aparecen representadas en la figura. Utilizar para ello un contador integrado 161, un decodificador integrado 138 y las puertas NAND que sean necesarias. Reloj S 1 S 2 S 3 S 4 S 5 S 6 S 7 S Diseñar un contador en binario natural reversible de módulo 4 (partirá del 00) utilizando un contador integrado 161. Deberá tener dos entradas: una entrada X nos dará el sentido de cuenta, y otra entrada Y podrá parar el contador. 16. Diseñe un circuito que implemente el diagrama de flujo mostrado, utilizando un contador 161 y las puertas lógicas necesarias. 0 E 1 D 0 * A B 0 C 0 1 0

20 Cuál es la frecuencia máxima a la que puede funcionar un circuito secuencial síncrono? 18. Completar el diagrama de tiempos para el circuito de la figura. Obtener el diagrama de flujo. Nota: Suponer que inicialmente el flip-flop se encuentra en estado de set. Reloj X X Z Q Q T Reloj 19. Construir un registro que permita realizar las siguientes operaciones: escritura desde un bus, lectura al mismo bus, complemento, incremento y puesta a 0. Todas las operaciones deberán ser síncronas, salvo la de lectura. Implementar el registro con flip-flops J-K y la lógica que sea necesaria. 20. Diseñar un registro de desplazamiento de 4 bits con tres señales de control C 2, C 1 y C 0 tales que: Si C 2 C 1 C 0 = 000, el registro se pone a 0 (reset). Si C 2 C 1 C 0 = 001, el registro se desplaza a la derecha. Si C 2 C 1 C 0 = 010, el registro mantiene la información. Si C 2 C 1 C 0 = 011, el registro desplaza cíclicamente (rotación) a la derecha. Si C 2 C 1 C 0 = 100, el registro desplaza a la izquierda. Si C 2 C 1 C 0 = 101, el registro carga información en paralelo.

21 21 Si C 2 C 1 C 0 = 110, el registro desplaza cíclicamente (rotación) a la izquierda. Si C 2 C 1 C 0 = 111, el registro se pone a 1 (set). Todas estas operaciones deben realizarse en sincronismo con la señal de reloj. Efectuar el diseño utilizando flip-flops tipo D y los combinacionales integrados que sean necesarios. 21. Diseñar un registro de 4 bits (A 3 A 2 A 1 A 0 ) que realice las operaciones que se muestran en la tabla, dependiendo del valor que tomen tres señales de control (C 2 C 1 C 0 ). C 2 C 1 C 0 Operación no operación resetear el contenido cargar en el registro el dato de entrada incrementar la palabra almacenada rotar la palabra almacenada. Ej desplazar bits a la derecha colocando un 0 en el bit más significativo. Ej Todas las operaciones deben ser síncronas. Utilizar un contador 161, un multiplexor 157 y las mínimas puertas lógicas necesarias.