Práctica 3: Sistemas secuenciales sincrónicos

Transcripción

1 Práctica 3: Sistemas secuenciales sincrónicos Contenido: Esta práctica contiene ejercicios para la aplicación de los conocimientos adquiridos relativos a las unidades 2 y 3, incluyendo ejercicios de modelado por Redes de Petri de sistemas sincrónicos y mixtos (comportamientos asincrónico y sincrónico combinados) y ejercicios para la implementación circuital ideal de sistemas sincrónicos mediante el uso de bloques habituales. Para los ejercicios que siguen se pide realizar un modelado por Redes de Petri para conseguir el comportamiento indicado. En todos los casos, proceder primero a realizar un diagrama de entradas y salidas, y en el caso de dividir el sistema en subsistemas, realizar un diagrama de interconexión, indicando para cada subsistema su carácter (combinacional, sincrónico o asincrónico). 1) Una luz (L) debe titilar cada 1ms cuando la llave de encendido esté conectada (E=1) y permanecer apagada mientras la llave esté desconectada (E=). Se dispone de un reloj de 1Hz. 2) La 1º, 3º, 5º, etc. vez que se pulse A, la luz debe parpadear cada 1ms. La 2º, 4º, 6º, etc. vez que se pulse A, la luz debe permanecer apagada. Se dispone de un reloj de 1Hz. 3) Diseñar un DETECTOR DE IGUALDAD, al que llega un bit X sincrónicamente con un reloj. El detector debe dar salida (Z) 1 si el ÚLTIMO bit fue igual al ANTERIOR, y salida si el último bit fue distinto del anterior. Ejemplo: t X Z ) a) Rediseñar el DETECTOR DE IGUALDAD del problema Nº 3 si se pretendiese que la Salida ACTUAL correspondiese a la comparación entre la entrada ACTUAL y la ANTERIOR. b) Puede ser resuelto mediante un Autómata de Moore? Justifique su respuesta. 5) Diseñar un DETECTOR DE SECUENCIA capaz de detectar la secuencia 11 dentro de los ÚLTIMOS 4 bits arribados. El mismo debe activar la salida (Z=1) al detectarse la secuencia correcta. Analizar dos comportamientos diferentes del detector. a) La salida se activa si la secuencia se completó con el bit ANTERIOR ( 5a). b) La salida se activa si la secuencia se completó con el bit ACTUAL ( 5b). 6) Diseñar un DETECTOR DE PALABRA de 4 bits capaz de detectar la palabra 11. El mismo debe activar la salida (Z=1) al detectarse la palabra correcta. Analizar dos comportamientos diferentes del detector: a) La salida se activa si la palabra se completó con el bit ANTERIOR ( 6a). b) La salida se activa si la palabra se completó con el bit ACTUAL ( 6b). 7) Un sistema recibe sincrónicamente datos en SERIE con un reloj de 1kHz. Debe transformarlos a PARALELO en palabras de 3bits. El primer bit de la palabra que llega es el LSB y el último el MSB. Cuando se completa la palabra debe mostrarla junto con un 1 en V, que indica que la palabra es válida. Debe mantenerse durante un bit time V=1 y la palabra a2a1a con los valores correspondientes. Cuando sea V= los datos de salida no son tenidos en cuenta. a) La palabra de salida se muestra en el bit time posterior a la entrada del último bit de la palabra. Es decir, cuando el bit actual es el primero de la próxima palabra ( 7a) Sistemas Digitales I Práctica 3 v.216_2 Pág 1 de 5

2 b) La palabra de salida se muestra en el mismo bit time en que está presente el último bit de la palabra a la entrada. ( 7b). 8) Un sistema debe detectar secuencias de 3 bits que ingresan por S (señal sincronizada con el clock de período de 1 segundo) y tener siempre encendida una de las 3 lámparas que comanda. L1 debe encenderse cuando los últimos 3 bits ingresados hayan sido la secuencia 11 y la lámpara L2 si llegó 1. Para cualquier otra secuencia se mantendrá encendida la lámpara E. 9) Debe construirse la lógica de un cartel luminoso (hecho de tubos de Neón), formado por un marco de tres rectángulos concéntricos (verde el externo, rojo el central y naranja el interno), con un texto dentro del rectángulo interno. El cartel se enciende con el pulsador X y deberá apagarse en forma automática. El tiempo que permanecerá encendido, se fija según el número de veces que se haya pulsado T, y a su vez este tiempo se indicará en el tablero de control mediante los indicadores luminosos L1, L2 y L3. Nº de veces que se pulsa T Tiempo que permanecerá encendido el cartel Indicador encendido ; 3; horas L3 1; 4; horas L2 2; 5; horas L1 El sistema deberá respetar el tiempo establecido al momento de accionarse X, no pudiendo luego modificarse. Al accionarse el pulsador de encendido, el funcionamiento debe ser: Se enciende por 1 segundo el rectángulo verde, luego por 1 segundo el rectángulo rojo, por 1 segundo el rectángulo naranja, 3 segundos el texto y así sucesivamente. Este ciclo de 6 segundos repetirá hasta que se apague el cartel y deberá completarse siempre. Existe una posibilidad de apagado manual utilizando el pulsador Z. Éste podrá accionarse en cualquier momento, provocando el apagado una vez que finalice el ciclo en curso, y deberá dejar al sistema en condiciones para arrancar nuevamente al pulsarse X. Entradas: X = 1 pulsador de inicio accionado T = 1 pulsador de selección de tiempo accionado Z = 1 pulsador de apagado manual accionado Salidas V = 1 rectángulo verde encendido R = 1 rectángulo rojo encendido N = 1 rectángulo naranja encendido Tx = 1 texto encendido Li = 1 indicador luminoso encendido ( i = 1, 2, 3) Se dispone de una señal de clock de período 5 milisegundos y de un temporizador de 1 hora como el de la figura: Nota: tratar de buscar la resolución de modo que en caso de cambiar el clock por uno de otro período requiera la menor modificación posible. 1) Se dispone de tres lámparas y tres pulsadores que deben operar de la manera que se indica a continuación: Si se pulsa el pulsador P1 las lámparas deben realizar en forma permanente la siguiente secuencia (Secuencia S1): L1, L2, L3,... Para el caso de pulsar P2 la secuencia a realizar (Secuencia S2) será: L2, L1, L3,... El pulsador P3 larga la secuencia (Secuencia S3): L1, L3,... Cada lámpara debe estar encendida a su turno 1 segundo (exactamente). Se permite que entre el pulsado y el encendido de la primera lámpara transcurra menos de un segundo. Sistemas Digitales I Práctica 3 v.216_2 Pág 2 de 5

3 Si se está llevando a cabo una secuencia y se acciona otro pulsador, al finalizar la secuencia en curso (y no antes) deberá comenzar la nueva secuencia, para luego retomar la original, y así sucesivamente. Por ejemplo: Si estándose cumpliendo una secuencia compuesta (como la del ejemplo) se acciona un tercer pulsador, deberá agregarse la secuencia correspondiente a él al finalizar la secuencia en curso (la simple), para establecer una secuencia compuesta por las tres secuencias simples. Por ejemplo: Cuando un pulsador se acciona por segunda vez las lámparas deben quedar apagadas al finalizar la secuencia simple en curso. Se dispone de una señal de reloj de período 1 seg. 11) La figura representa el sistema de mando de un autito a control remoto. Se pretende diseñar el bloque de CONTROL, el cual comanda a 2 motores /Avanc y Retroceso) y a 2 electroimanes que determinan el giro (Derecha e Izquierda). A este bloque de control, entran en forma seriada (uno tras otro) palabras de 4 bits, en los que cada bit tiene el siguiente significado: Donde el primer bit en arribar es el menos significativo (B ) La secuencia 1111 es recibida cada vez que se enciende (o se resetea) el equipo transmisor para indicar que luego comienza la transmisión ininterrumpida de comandos (palabras). Es fundamental en el diseño que la actuación sobre los motores y electroimanes se realice luego de la recepción de una palabra completa y sea mantenida hasta la recepción completa de otra palabra. El sistema de control debe ser tal que, ante un error en la recepción (por ejemplo, orden de avance y retroceso dentro de la misma palabra) espere recibir la secuencia 1111 para reiniciar la interpretación de comandos, manteniendo las salidas en hasta tanto se reciba un comando correcto. 12) La figura representa un domo con capacidad de giro de 36º (pan) y elevación de 25º (tilt) controlado por un joystick al que se encuentra vinculado por una línea de datos sincrónica (D). Se pretende el diseño del controlador de los motores del domo, considerando que: Mientras la palanca no se mueva, se mantiene transmitiendo ceros continuamente. Secuencia Acción 1 Mover hacia la derecha 11 Mover hacia la izquierda 111 Mover hacia arriba 11 Mover hacia abajo 1111 Detener todo movimiento Sistemas Digitales I Práctica 3 v.216_2 Pág 3 de 5

4 En el momento en que la palanca del joystick de acciona, el mismo transmite una secuencia de 4 bits (ver tabla) que el domo debe interpretar para moverse acorde. Por ejemplo, si la palanca se empuja hacia adelante, el joystick P1 P2 transmite la secuencia correspondiente a Mover hacia abajo Motor de Pan 1 Giro a la derecha (11) una sola vez y luego ceros (si se empuja en diagonal, 1 Giro a la izquierda transmite las dos secuencias que correspondan, una acontinuación Motor detenido de la otra). Al volver la palanca al centro, el joystick transmite detener todo T1 T2 movimiento (una sola vez). Motor de Tilt El domo puede girar (Pan) libremente 36º pero, posee dos sensores 1 Giro hacia arriba de fin de carrera para el tilt (Ls: límite superior y Li: l mite inferior) que valen 1 cuando se alcanza el límite respectivo de movimiento. 1 Giro hacia abajo Motor detenido El movimiento se lleva a cabo por medio de dos motores y acorde a las respectivas tablas. Se dispone en el domo de una señal de reloj sincronizada con la transmisión del joystick. Bloques funcionales Para los ejercicios que siguen realizar un circuito utilizando los componentes mas adecuados para obtener el funcionamiento descripto en cada caso 13) El contenido de un registro de cuatro bits es inicialmente 111. El registro se desplaza 6 veces a la derecha, siendo la entrada en serie Qué contiene el registro después de cada desplazamiento? 14) Diseñar un circuito que levante una señal cuando por la línea serie D, detecte una secuencia ) Por dos Buses se reciben dos números y se quiere mostrar el mayor durante un bit time. 16) Diseñar un circuito que cuente hasta 2 y vuelva a empezar. 17) Se quiere que un contador cuente hasta 256 y que cada vez que cuente un número par, se encienda la señal P poniéndola en alto. 18) Diseñe un circuito que al recibir un número de 4 bits en paralelo mayor a 6, lo transmita en serie a partir del bit menos significativo. 19) Diseñe un circuito que al recibir un número de 4 bits en paralelo menor a 6, lo transmita en serie a partir del bit mas significativo. 2) Se leen datos que llegan por un Bus en paralelo hasta que llegue una señal A=1 qué indica fin del análisis. El sistema deberá decir cuántos números mayores al primer número que llego por el Bus se leyeron. 21) Se reciben dos números, uno en paralelo y el otro en serie. Se debe mostrar por el Bus S el mayor de los dos. Se garantiza que los números no serán iguales. 22) Se reciben dos números en paralelo por el mismo bus I, y se deben mostrar primero el mayor de los dos y luego el menor. Los números se deben mostrar por el bus S. Sistemas Digitales I Práctica 3 v.216_2 Pág 4 de 5

5 23) Por un bus de 4 bits viene: primero un número patrón y luego números. Se quiere detectar, levantando una señal H, cuando llegan por el Bus 3 veces consecutivas números menores al patrón. 24) Por un Bus de 6 bits llegan valores que corresponden a temperaturas. Se quiere calcular el promedio de las mismas tomándolas de a cuatro. Se tiene 4 temperaturas por día de cada día del mes de septiembre. 25) El proceso se inicia cuando por ST se reciben dos unos consecutivos, luego la información por esta línea debe ignorarse. A partir del instante en que se recibe el segundo uno, por el Bus de 8 bits se empiezan a recibir 18 números, uno a continuación del otro, y se quiere saber cuántos números impares hay. Al finalizar se debe mostrar la cantidad de números impares validada por la señal H igual a 1. 26) Por bus llegan datos de 8 bits que se deben almacenar en una memoria RAM de 64 x 8 a partir de la dirección (cero) en posiciones sucesivas, levantándose una señal H al llenarse la memoria. 27) Se tiene una memoria de 64 x 8 completamente cargada y por un bus S llega un dirección validada por la señal L=1. A cada validación debe grabarse el contenido de la memoria original en otra a partir de la dirección 64 (y hacia abajo) de otra memoria idéntica. Sistemas Digitales I Práctica 3 v.216_2 Pág 5 de 5