Tema 9. Planificación dinámica de instrucciones II: Algoritmo de Tomasulo
|
|
|
- Marina Ortíz Villanueva
- hace 6 años
- Vistas:
Transcripción
1 Tema 9. Planificación dinámica de instrucciones II: Algoritmo de Tomasulo Organización de Computadores LUIS ENRIQUE MORENO LORENTE RAÚL PÉRULA MARTÍNEZ ALBERTO BRUNETE GONZALEZ DOMINGO MIGUEL GUINEA GARCIA ALEGRE CESAR AUGUSTO ARISMENDI GUTIERREZ JOSÉ CARLOS CASTILLO MONTOYA Departamento de Ingeniería de Sistemas y Automática licencia de Crea3ve Commons Reconocimiento- Comercial- Compar3rIgual 3.0 1
2 REVISIÓN: SUMARIO Paralelismo a nivel de instrucción (ILP) en SW o HW. Paralelismo al nivel de bucle es más fácil de ver. Las dependencias del paralelismo SW definidas por programa se convierten en riesgos si el HW no puede resolverlas. Dependencias SW: sofis3cación del compilador determina si el compilador puede desenrollar bucles. Las dependencias de Memoria son las más diociles de determinar. HW explotando el ILP. Funciona bien cuando no se pueden conocer las dependencias en run 3me. El código para una máquina se ejecuta bien en otras. Idea clave del Scoreboard: permi3r a las instrucciones detrás de una burbuja que prosigan (Decode => Issue instr & read operands). Permi3r la ejecución out- of- order => finalización out- of- order (comple3on). Etapa ID verifica los riesgos estructurales & dependencias de datos. licencia de Crea3ve Commons Reconocimiento- Comercial- Compar3rIgual 3.0 2
3 SCOREBOARD RESUMEN Limitaciones del scoreboard: hay hardware para forwarding. Limitado a instrucciones en bloques básicos (secuencias de código sin saltos) (ventanas pequeñas). Pequeño número de unidades funcionales (riesgos estructurales), especialmente unidades enteras/load store. se emite en caso de riesgo estructural. Se espera por los riesgos WAR. Previene los riesgos WAW. permite que dos instrucciones terminen el mismo ciclo. permite manejar unidades funcionales segmentadas. Mejoras Una mejora fácil de introducir es permi3r que el algoritmo pueda manejar unidades funcionales segmentadas. licencia de Crea3ve Commons Reconocimiento- Comercial- Compar3rIgual 3.0 3
4 ALGORITHMO DE TOMASULO Desarrollado para el IBM 360/91 3 años después del CDC 6600 (1966) Obje=vo: Obtener altas prestaciones sin u3lizar compiladores especiales Diferencias entre IBM 360 & CDC 6600 ISA IBM 3ene sólo 2 especificadores de registro/instr vs. 3 en el CDC 6600 IBM 3ene 4 FP registros vs. 8 en CDC 6600 Por qué estudiarlos? Conducen al Alpha 21264, HP 8000, MIPS 10000, Pen3um II, PowerPC 604, licencia de Crea3ve Commons Reconocimiento- Comercial- Compar3rIgual 3.0 4
5 TOMASULO VS. SCOREBOARD Control & buffers distribuidos con Unidades Funcionales(FU) en vez del control y buffers centralizado u3lizado en scoreboard; Los buffers de las FU se denominan estaciones de reserva ; con3enen los operandos pendientes. Los Registros en las instrucciones son reemplazados por valores o punteros a las estaciones de reserva(rs); esto se denomina renombrado de registros; Evita los riesgos WAR, WAW. Hay más estaciones de reserva que registros, por lo que pueden realizar op3mizaciones que los compiladores no pueden. Los resultados de las FU van a las RS, pero no a través de los registros, el Common Data Bus es el que difunde los resultados a todas las FUs. Load y Stores, se tratan como FUs con RSs también. Instrucciones Enteras pueden adelantar a los branches, permi3endo las operaciones FP más allá de los bloques básicos en la cola de FP. licencia de Crea3ve Commons Reconocimiento- Comercial- Compar3rIgual 3.0 5
6 TOMASULO: ORGANIZACIÓN Esquema original From Mem FP Op Queue FP Registers Load1 Load2 Load3 Load Buffers Load4 Load5 Load6 Add1 Add2 Add3 FP adders Mult1 Mult2 Reservation Stations FP multipliers Store Buffers To Mem Common Data Bus (CDB) licencia de Crea3ve Commons Reconocimiento- Comercial- Compar3rIgual 3.0 6
7 COMPONENTES DE LAS ESTACIONES DE RESERVA Op Operación a realizar en la unidad (e.g., + or ) Vj, Vk Valores de los operandos fuente Buffers de Store 3enen un campo V, resultado a ser almacenado Qj, Qk Estaciones de Reserva producen los registros fuente (el valor a escribir) ta: hay flags de ready como en Scoreboard; Qj,Qk=0 => ready Los buffers de Store sólo 3enen Qi para la estación de reserva RS que produce el resultado Busy Indica si la estación de reserva or FU esta ocupada Register result status Indica qué unidad funcional escribirá en cada registro, si es que hay alguno. En blanco cuando no hay ninguna instrucción pendiente que vaya a escribir ese registro. licencia de Crea3ve Commons Reconocimiento- Comercial- Compar3rIgual 3.0 7
8 ETAPAS DEL ALGORITMO DE TOMASULO 1. Issue ob3ene la instrucción de la cola de Op (si no hay cola del buffer) Si la estación de reserva está libre (no hay riesgo estructural), el control emite la instr & envía los operandos (renombrando los registros). 2. Ejecución opera sobre los operandos (EX) Cuando ambos operandos están disponibles entonces se ejecuta; Si no están disponibles, se observa el Common Data Bus por el resultado 3. Escritura del resultado finaliza la ejecución (WB) Escribe en el Common Data Bus para todas las unidades que esperan; marca la estación de reserva como disponible rmal data bus: data + des3no ( go to bus) Common data bus: data + fuente ( come from bus) 64 bits de datos + 4 bits de dirección fuente de la U.Funcional Escribe si casa con la U. Funcional esperada (produce el resultado) Realiza el broadcast licencia de Crea3ve Commons Reconocimiento- Comercial- Compar3rIgual 3.0 8
9 CAUCE DLX CON TOMASULO RS FPmult FP Mult ExFU2 Cache Instr RS FPadd FP Add IF ID IS RS FPdiv ExFU1 FP Div Wb Banco Reg ExFU3 RS Int Integer ALU Cache Datos Exint MEM Bus Común de Datos licencia de Crea3ve Commons Reconocimiento- Comercial- Compar3rIgual 3.0 9
10 RESUMEN ALGORITMO *Image from J. L. Hennesy and D. Patterson Computer Arquitecture: A Quantitative Approach licencia de Crea3ve Commons Reconocimiento- Comercial- Compar3rIgual
11 ESTRUCTURA DE DATOS BÁSICA PARA DLX Instr. status Functional Unit status Instr. If Id Is Ex Wb Busy Op Vj Vk Qj Qk i1 Uf Entera Rs1 Uf Entera Rs2 i2 i3 Uf FP Add Rs1 Uf FP Add Rs2 Uf FP Mult Rs1 i4 Uf FP Mult Rs2 Uf FP Div Rs1 Uf FP Div Rs2 Register Result status Reg r1 r2 r3 r4 rm Clock licencia de Crea3ve Commons Reconocimiento- Comercial- Compar3rIgual
12 DLX CON TOMASULO: EJEMPLO Instr. status Instr. If Id Is Ex W ld f6,34+,r2 ld f2,45+,r3 multd f0,f2,f4 subd f8,f6,f2 Uf Entera Rs1 Uf Entera Rs2 Uf FP Add Rs1 Uf FP Add Rs2 Uf FP Mult Rs1 Uf FP Mult Rs2 Uf FP Div Rs1 Uf FP Div Rs2 Functional Unit status Busy Op Vj Vk Qj Qk divd f10,f0,f6 Register Result status addd f6,f8,f2 Reg r0 r1 r2 r3 rm f0 f2 f4 f6 f8 f10 fn Clock licencia de Crea3ve Commons Reconocimiento- Comercial- Compar3rIgual
13 DLX CON TOMASULO: EJEMPLO CICLO 1 Instr. status Instr. If Id Is Ex W ld f6,34+,r2 1 ld f2,45+,r3 multd f0,f2,f4 subd f8,f6,f2 Uf Entera Rs1 Uf Entera Rs2 Uf FP Add Rs1 Uf FP Add Rs2 Uf FP Mult Rs1 Uf FP Mult Rs2 Uf FP Div Rs1 Uf FP Div Rs2 Functional Unit status Busy Op Vj Vk Qj Qk divd f10,f0,f6 Register Result status addd f6,f8,f2 Reg r0 r1 r2 r3 rm f0 f2 f4 f6 f8 f10 fn Clock 1 licencia de Crea3ve Commons Reconocimiento- Comercial- Compar3rIgual
14 EJEMPLO CRONOGRAMA (CICLO 1) Instr ld f6,34+,r2 If ld f2,45+,r3 multd f0,f2,f4 subd f8,f6,f2 divd f10,f0,f6 addd f6,f8,f2 licencia de Crea3ve Commons Reconocimiento- Comercial- Compar3rIgual
15 DLX CON TOMASULO: EJEMPLO CICLO 2 Instr. status Instr. If Id Is Ex W ld f6,34+,r2 1 2 ld f2,45+,r3 2 multd f0,f2,f4 subd f8,f6,f2 Uf Entera Rs1 Uf Entera Rs2 Uf FP Add Rs1 Uf FP Add Rs2 Uf FP Mult Rs1 Uf FP Mult Rs2 Uf FP Div Rs1 Uf FP Div Rs2 Functional Unit status Busy Op Vj Vk Qj Qk divd f10,f0,f6 Register Result status addd f6,f8,f2 Reg r0 r1 r2 r3 rm f0 f2 f4 f6 f8 f10 fn Clock 2 licencia de Crea3ve Commons Reconocimiento- Comercial- Compar3rIgual
16 EJEMPLO CRONOGRAMA (CICLO 2) Instr ld f6,34+,r2 If Id ld f2,45+,r3 If multd f0,f2,f4 subd f8,f6,f2 divd f10,f0,f6 addd f6,f8,f2 licencia de Crea3ve Commons Reconocimiento- Comercial- Compar3rIgual
17 DLX CON TOMASULO: EJEMPLO CICLO 3 Instr. status Instr. If Id Is Ex W ld f6,34+,r ld f2,45+,r3 2 3 multd f0,f2,f4 3 subd f8,f6,f2 Uf Entera Rs1 Uf Entera Rs2 Uf FP Add Rs1 Uf FP Add Rs2 Uf FP Mult Rs1 Uf FP Mult Rs2 Uf FP Div Rs1 Uf FP Div Rs2 Functional Unit status Busy Op Vj Vk Qj Qk Yes 2 Ld +34 r2 divd f10,f0,f6 Register Result status addd f6,f8,f2 Reg r0 r1 r2 r3 rm f0 f2 f4 f6 EnRs1 f8 f10 fn Clock 3 licencia de Crea3ve Commons Reconocimiento- Comercial- Compar3rIgual
18 EJEMPLO CRONOGRAMA (CICLO 3) Instr ld f6,34+,r2 If Id Is ld f2,45+,r3 If Id multd f0,f2,f4 If subd f8,f6,f2 divd f10,f0,f6 addd f6,f8,f2 licencia de Crea3ve Commons Reconocimiento- Comercial- Compar3rIgual
19 DLX CON TOMASULO: EJEMPLO CICLO 4 Instr. status Instr. If Id Is Ex W ld f6,34+,r ld f2,45+,r multd f0,f2,f4 3 4 subd f8,f6,f2 4 Uf Entera Rs1 Uf Entera Rs2 Uf FP Add Rs1 Uf FP Add Rs2 Uf FP Mult Rs1 Uf FP Mult Rs2 Uf FP Div Rs1 Uf FP Div Rs2 Functional Unit status Busy Op Vj Vk Qj Qk Yes 1 Ld +34 r2 Yes 2 Ld +45 r3 divd f10,f0,f6 Register Result status addd f6,f8,f2 Reg r0 r1 r2 r3 rm f0 f2 f4 f6 EnRs2 EnRs1 f8 f10 fn Clock 4 licencia de Crea3ve Commons Reconocimiento- Comercial- Compar3rIgual
20 EJEMPLO CRONOGRAMA (CICLO 4) Instr ld f6,34+,r2 If Id Is Ex ld f2,45+,r3 If Id Is multd f0,f2,f4 If Id subd f8,f6,f2 If divd f10,f0,f6 addd f6,f8,f2 licencia de Crea3ve Commons Reconocimiento- Comercial- Compar3rIgual
21 DLX CON TOMASULO: EJEMPLO CICLO 5 Instr. status Instr. If Id Is Ex W ld f6,34+,r ld f2,45+,r multd f0,f2,f subd f8,f6,f2 4 5 Uf Entera Rs1 Uf Entera Rs2 Uf FP Add Rs1 Uf FP Add Rs2 Uf FP Mult Rs1 Uf FP Mult Rs2 Uf FP Div Rs1 Uf FP Div Rs2 Functional Unit status Busy Op Vj Vk Qj Qk Yes 0 Yes 1 Yes 3o Ld +34 r2 Ld +45 r3 Mul f4 EnRs2 divd f10,f0,f6 5 Register Result status addd f6,f8,f2 Reg r0 r1 r2 r3 rm f0 f2 f4 f6 MuRs1 EnRs2 EnRs1 f8 f10 fn Clock 5 licencia de Crea3ve Commons Reconocimiento- Comercial- Compar3rIgual
22 EJEMPLO CRONOGRAMA (CICLO 5) Instr ld f6,34+,r2 If Id Is Ex M ld f2,45+,r3 If Id Is Ex multd f0,f2,f4 If Id Is subd f8,f6,f2 If Id divd f10,f0,f6 If addd f6,f8,f2 licencia de Crea3ve Commons Reconocimiento- Comercial- Compar3rIgual
23 DLX CON TOMASULO: EJEMPLO CICLO 6 Instr. status Instr. If Id Is Ex W ld f6,34+,r ld f2,45+,r multd f0,f2,f subd f8,f6,f Uf Entera Rs1 Uf Entera Rs2 Uf FP Add Rs1 Uf FP Add Rs2 Uf FP Mult Rs1 Uf FP Mult Rs2 Uf FP Div Rs1 Uf FP Div Rs2 Functional Unit status Busy Op Vj Vk Qj Qk Yes 0 Ld +45 r3 Yes 2o Sub f6 EnRs2 Yes 3o Mul f4 EnRs2 divd f10,f0,f6 5 6 Register Result status addd f6,f8,f2 6 Reg r0 r1 r2 r3 rm f0 f2 f4 f6 MuRs1 EnRs2 f8 AdRs2 f10 fn Clock 6 licencia de Crea3ve Commons Reconocimiento- Comercial- Compar3rIgual
24 EJEMPLO CRONOGRAMA (CICLO 6) Instr ld f6,34+,r2 If Id Is Ex M W ld f2,45+,r3 If Id Is Ex M multd f0,f2,f4 If Id Is o subd f8,f6,f2 If Id Is divd f10,f0,f6 If Id addd f6,f8,f2 If licencia de Crea3ve Commons Reconocimiento- Comercial- Compar3rIgual
25 DLX CON TOMASULO: EJEMPLO CICLO 7 Instr. status Instr. If Id Is Ex W ld f6,34+,r ld f2,45+,r multd f0,f2,f subd f8,f6,f Uf Entera Rs1 Uf Entera Rs2 Uf FP Add Rs1 Uf FP Add Rs2 Uf FP Mult Rs1 Uf FP Mult Rs2 Uf FP Div Rs1 Uf FP Div Rs2 Functional Unit status Busy Op Vj Vk Qj Qk Yes 0 Ld +45 r3 Yes 1 Sub f6 f2 Yes 2 Mul f2 f4 Yes 4o Div f6 MuRs1 divd f10,f0,f Register Result status addd f6,f8,f2 6 7 Reg r0 r1 r2 r3 rm f0 f2 f4 f6 MuRs1 f8 AdRs1 f10 DvRs1 fn Clock 7 licencia de Crea3ve Commons Reconocimiento- Comercial- Compar3rIgual
26 EJEMPLO CRONOGRAMA (CICLO 7) Instr ld f6,34+,r2 If Id Is Ex M W ld f2,45+,r3 If Id Is Ex M W multd f0,f2,f4 If Id Is o Ex m subd f8,f6,f2 If Id Is Ex a divd f10,f0,f6 If Id Is addd f6,f8,f2 If Id licencia de Crea3ve Commons Reconocimiento- Comercial- Compar3rIgual
27 DLX CON TOMASULO: EJEMPLO CICLO 8 Instr. status Instr. If Id Is Ex W ld f6,34+,r ld f2,45+,r multd f0,f2,f subd f8,f6,f Uf Entera Rs1 Uf Entera Rs2 Uf FP Add Rs1 Uf FP Add Rs2 Uf FP Mult Rs1 Uf FP Mult Rs2 Uf FP Div Rs1 Uf FP Div Rs2 Functional Unit status Busy Op Vj Vk Qj Qk Yes 0 Sub f6 f2 Yes 2o Add f2 AdRs1 Yes 1 Mul f2 f4 Yes 4o Div f6 MuRs1 divd f10,f0,f Register Result status addd f6,f8,f Reg r0 r1 r2 r3 rm f0 f2 f4 f6 MuRs1 f8 AdRs2 AdRs1 f10 DvRs1 fn Clock 8 licencia de Crea3ve Commons Reconocimiento- Comercial- Compar3rIgual
28 EJEMPLO CRONOGRAMA (CICLO 8) Instr ld f6,34+,r2 If Id Is Ex i M W ld f2,45+,r3 If Id Is Ex i M W multd f0,f2,f4 If Id Is o Ex m Ex m subd f8,f6,f2 If Id Is Ex a Ex a divd f10,f0,f6 If Id Is o addd f6,f8,f2 If Id Is licencia de Crea3ve Commons Reconocimiento- Comercial- Compar3rIgual
29 DLX CON TOMASULO: EJEMPLO CICLO 9 Instr. status Instr. If Id Is Ex W ld f6,34+,r ld f2,45+,r multd f0,f2,f subd f8,f6,f Uf Entera Rs1 Uf Entera Rs2 Uf FP Add Rs1 Uf FP Add Rs2 Uf FP Mult Rs1 Uf FP Mult Rs2 Uf FP Div Rs1 Uf FP Div Rs2 Functional Unit status Busy Op Vj Vk Qj Qk Yes 1 Add f2 f8 Yes 0 Mul f2 f4 Yes 4o Div f6 MuRs1 divd f10,f0,f Register Result status addd f6,f8,f Reg r0 r1 r2 r3 rm f0 f2 f4 f6 MuRs1 AdRs2 f8 f10 DvRs1 fn Clock 9 licencia de Crea3ve Commons Reconocimiento- Comercial- Compar3rIgual
30 EJEMPLO CRONOGRAMA (CICLO 9) Instr ld f6,34+,r2 If Id Is Ex i M W ld f2,45+,r3 If Id Is Ex i M W multd f0,f2,f4 If Id Is o Ex m Ex m Ex m subd f8,f6,f2 If Id Is Ex a Ex a W divd f10,f0,f6 If Id Is o o addd f6,f8,f2 If Id Is Ex d licencia de Crea3ve Commons Reconocimiento- Comercial- Compar3rIgual
31 DLX CON TOMASULO: EJEMPLO CICLO 10 Instr. status Functional Unit status Busy Op Vj Vk Qj Qk Instr. If Id Is Ex W Uf Entera Rs1 ld f6,34+,r Uf Entera Rs2 Uf FP Add Rs1 ld f2,45+,r Uf FP Add Rs2 Yes 0 Add f2 f8 Uf FP Mult Rs1 multd f0,f2,f Uf FP Mult Rs2 subd f8,f6,f Uf FP Div Rs1 Yes 3 Div f0 f6 Uf FP Div Rs2 f4 divd f10,f0,f Register Result status addd f6,f8,f Reg r0 r1 r2 r3 rm f0 f2 f4 f6 AdRs2 f8 f10 DvRs1 fn Clock 10 licencia de Crea3ve Commons Reconocimiento- Comercial- Compar3rIgual
32 EJEMPLO CRONOGRAMA (CICLO 10) Instr ld f6,34+,r2 If Id Is Ex i M W ld f2,45+,r3 If Id Is Ex i M W multd f0,f2,f4 If Id Is o Ex m Ex m Ex m W subd f8,f6,f2 If Id Is Ex a Ex a W divd f10,f0,f6 If Id Is o o Ex d addd f6,f8,f2 If Id Is Ex a Ex a licencia de Crea3ve Commons Reconocimiento- Comercial- Compar3rIgual
33 DLX CON TOMASULO: EJEMPLO CICLO 11 Instr. status Instr. If Id Is Ex W ld f6,34+,r ld f2,45+,r multd f0,f2,f subd f8,f6,f Uf Entera Rs1 Uf Entera Rs2 Uf FP Add Rs1 Uf FP Add Rs2 Uf FP Mult Rs1 Uf FP Mult Rs2 Uf FP Div Rs1 Uf FP Div Rs2 Functional Unit status Busy Op Vj Vk Qj Qk Yes 2 Div f0 f6 divd f10,f0,f Register Result status addd f6,f8,f Reg r0 r1 r2 r3 rm f0 f2 f4 f6 f8 f10 DvRs1 fn Clock licencia de Crea3ve Commons Reconocimiento- Comercial- Compar3rIgual
34 EJEMPLO CRONOGRAMA (CICLO 11) Instr ld f6,34+,r2 If Id Is Ex i M W ld f2,45+,r3 If Id Is Ex i M W multd f0,f2,f4 If Id Is o Ex m Ex m Ex m W subd f8,f6,f2 If Id Is Ex a Ex a W divd f10,f0,f6 If Id Is o o Ex d Ex d addd f6,f8,f2 If Id Is Ex a Ex a W licencia de Crea3ve Commons Reconocimiento- Comercial- Compar3rIgual
35 DLX CON TOMASULO: EJEMPLO CICLO 12 Instr. status Instr. If Id Is Ex W ld f6,34+,r ld f2,45+,r multd f0,f2,f subd f8,f6,f Uf Entera Rs1 Uf Entera Rs2 Uf FP Add Rs1 Uf FP Add Rs2 Uf FP Mult Rs1 Uf FP Mult Rs2 Uf FP Div Rs1 Uf FP Div Rs2 Functional Unit status Busy Op Vj Vk Qj Qk Yes 1 Div f0 f6 divd f10,f0,f Register Result status addd f6,f8,f Reg r0 r1 r2 r3 rm f0 f2 f4 f6 f8 f10 DvRs1 fn Clock 11 licencia de Crea3ve Commons Reconocimiento- Comercial- Compar3rIgual
36 EJEMPLO CRONOGRAMA (CICLO 11) Instr ld f6,34+,r2 If Id Is Ex i M W ld f2,45+,r3 If Id Is Ex i M W multd f0,f2,f4 If Id Is o Ex m Ex m Ex m W subd f8,f6,f2 If Id Is Ex a Ex a W divd f10,f0,f6 If Id Is o o Ex d Ex d Ex d addd f6,f8,f2 If Id Is Ex a Ex a W licencia de Crea3ve Commons Reconocimiento- Comercial- Compar3rIgual
37 DLX CON TOMASULO: EJEMPLO CICLO 13 Instr. status Instr. If Id Is Ex W ld f6,34+,r ld f2,45+,r multd f0,f2,f subd f8,f6,f Uf Entera Rs1 Uf Entera Rs2 Uf FP Add Rs1 Uf FP Add Rs2 Uf FP Mult Rs1 Uf FP Mult Rs2 Uf FP Div Rs1 Uf FP Div Rs2 Functional Unit status Busy Op Vj Vk Qj Qk Yes 0 Div f0 f6 divd f10,f0,f Register Result status addd f6,f8,f Reg r0 r1 r2 r3 rm f0 f2 f4 f6 f8 f10 DvRs1 fn Clock 13 licencia de Crea3ve Commons Reconocimiento- Comercial- Compar3rIgual
38 EJEMPLO CRONOGRAMA (CICLO 13) Instr ld f6,34+,r2 If Id Is Ex i M W ld f2,45+,r3 If Id Is Ex i M W multd f0,f2,f4 If Id Is o Ex m Ex m Ex m W subd f8,f6,f2 If Id Is Ex a Ex a W divd f10,f0,f6 If Id Is o o Ex d Ex d Ex d Ex d addd f6,f8,f2 If Id Is Ex a Ex a W licencia de Crea3ve Commons Reconocimiento- Comercial- Compar3rIgual
39 DLX CON TOMASULO: EJEMPLO CICLO 14 Instr. status Functional Unit status Busy Op Vj Vk Qj Qk Instr. If Id Is Ex W Uf Entera Rs1 ld f6,34+,r Uf Entera Rs2 Uf FP Add Rs1 ld f2,45+,r Uf FP Add Rs2 Uf FP Mult Rs1 multd f0,f2,f Uf FP Mult Rs2 subd f8,f6,f Uf FP Div Rs1 Uf FP Div Rs2 f4 divd f10,f0,f Register Result status addd f6,f8,f Reg r0 r1 r2 r3 rm f0 f2 f4 f6 f8 f10 fn Clock 14 licencia de Crea3ve Commons Reconocimiento- Comercial- Compar3rIgual
40 EJEMPLO CRONOGRAMA (CICLO 14) Instr ld f6,34+,r2 If Id Is Ex i M W ld f2,45+,r3 If Id Is Ex i M W multd f0,f2,f4 If Id Is o Ex m Ex m Ex m W subd f8,f6,f2 If Id Is Ex a Ex a W divd f10,f0,f6 If Id Is o o Ex d Ex d Ex d Ex d W addd f6,f8,f2 If Id Is Ex a Ex a W licencia de Crea3ve Commons Reconocimiento- Comercial- Compar3rIgual
41 TOMASULO VS. SCOREBOARD (IBM 360/91 V. CDC 6600) Unidades funcionales segmentadas Mul3ples Unidades Funcionales (6 load, 3 store, 3 +, 2 x/ ) (1 load/store, 1 +, 2 x, 1 ) tamaño de ventana: 14 instrucciones se emite si existe riesgo estructural WAR: el renombrado los evita WAW: el renombrado los evita Los resultados se difunden desde las UF Control: estaciones de reserva (distribuido) 5 instrucciones igual de3ene la finalización de3ene la finalización Registros de Write/read scoreboard central licencia de Crea3ve Commons Reconocimiento- Comercial- Compar3rIgual
42 TOMASULO: INCONVENIENTES Complejidad Retardos de 360/91, MIPS 10000, Alpha 21264, IBM PPC 620. Muchas cargas de registros asocia3vos por ciclo. Prestaciones limitadas por el Common Data Bus. Cada CDB debe ir a múl3ples unidades funcionales. Alta capacitancia, alta densidad de cableado. El número de unidades funcionales que pueden ser completados en un ciclo está limitado a una. Múl3ples CDBs => más lógica en UF para los stores asocia3vos. Interrupciones no- precisas. licencia de Crea3ve Commons Reconocimiento- Comercial- Compar3rIgual
43 EL ALGORITMO DE TOMASULO OFRECE DOS GRANDES VENTAJAS (1) La lógica de detección de riesgos está distribuida Estaciones de reserva distribuidas y bus común de datos (CDB) Si múl3ples instrucciones esperan por un único resultado, y cada instrucción 3ene otro operando, entonces las instrucciones pueden ser ac3vadas simultáneamente emi3endo este resultado por el bus común de datos Si se usase un banco de registros centralizado, las unidades tendrían que leer los resultados del banco de registros cuando los buses estuviesen disponibles (2) La eliminación de las detenciones por riesgos WAW y WAR Renombrado de registros en las estaciones de reserva Almacenar operandos en las estaciones de reserva tan pronto como están disponibles. licencia de Crea3ve Commons Reconocimiento- Comercial- Compar3rIgual
44 TOMASULO: SUMARIO Estaciones de reserva: renombrado en un conjunto mayor de registros + buffers de operandos fuente. Previene que los registros sean cuellos de botella. Evita los riesgos WAR, WAW del Scoreboard. Permite desenrollado de bucles en in HW. está limitado a bloques básicos (secuencia de código sin saltos) (unidades enteras se adelantan, más allá de los branches). Ayuda en las cache misses también. Úl3mas contribuciones. Planificación dinámica. Renombrado de registros. Desambiguación Load/store. 360/91 descendientes: Pen3um II; PowerPC 604; MIPS R10000; HP- PA 8000; Alpha licencia de Crea3ve Commons Reconocimiento- Comercial- Compar3rIgual
Tema 10. Introducción a la op5mización de código
Tema 10. Introducción a la op5mización de código Organización de Computadores LUIS ENRIQUE MORENO LORENTE RAÚL PÉRULA MARTÍNEZ ALBERTO BRUNETE GONZALEZ DOMINGO MIGUEL GUINEA GARCIA ALEGRE CESAR AUGUSTO
Tema 7: Procesadores superescalares
Tema 7: Procesadores superescalares Arquitectura de Computadores y Sistemas Operativos I 4º Curso Plan 96 Escuela Técnica Superior Ingenieros Telecomunicaciones DISCA Tema 7: Procesadores superescalares
TEMA 3. PLANIFICACIÓN (SCHEDULING) DE INSTRUCCIONES Arquitectura de Sistemas Paralelos 1. pág 2. direcc MEM
TEMA 3 PLANIFICACIÓN O REORDENAMIENTO (SCHEDULING) DE INSTRUCCIONES ÍNDICE 3.. CONCEPTOS FUNDAMENTALES 3., 3.4 PLANIFICACIÓN ESTÁTICA. DESENROLLADO DE BUCLES. 3.3. PLANIFICACIÓN DINÁMICA (Algoritmo Tomasulo).
Arquitectura de Computadores Problemas (hoja 4). Curso
Arquitectura de Computadores Problemas (hoja 4). Curso 2006-07 1. Sea un computador superescalar similar a la versión Tomasulo del DLX capaz de lanzar a ejecución dos instrucciones independientes por ciclo
TEMA 3 PLANIFICACIÓN O REORDENAMIENTO (SCHEDULING) DE INSTRUCCIONES ÍNDICE
TEMA 3 PLANIFICACIÓN O REORDENAMIENTO (SCHEDULING) DE INSTRUCCIONES ÍNDICE 3.1. CONCEPTOS FUNDAMENTALES 3.2, 3.4 PLANIFICACIÓN ESTÁTICA. DESENROLLADO DE BUCLES. 3.3. PLANIFICACIÓN DINÁMICA (Algoritmo Tomasulo).
Procesadores segmentados. El DLX.
Procesadores segmentados. El DLX. Curso 2011-2012 Características de las Arquitecturas Tipos de Arquitectura Organización de la Memoria Direccionamiento de Memoria Operaciones en el Repertorio de Instrucciones
TEMA 2: PARALELISMO INTERNO EN SISTEMAS COMPUTADORES SEGMENTACION
SEGMENTACION SEGMENTACION SEGMENTACION I I I I I 1 2 3 4 5 IF ID EX MEM WB IF ID EX MEM WB IF ID EX MEM WB IF ID EX MEM WB IF ID EX MEM WB SEGMENTACION INTRODUCIR NUEVA INSTRUCCIÓN CADA CICLO 1 CICLO,
6. PROCESADORES SUPERESCALARES Y VLIW
6. PROCESADORES SUPERESCALARES Y VLIW 1 PROCESADORES SUPERESCALARES Y VLIW 1. Introducción 2. El modelo VLIW 3. El cauce superescalar 4. Superescalar con algoritmo de Tomasulo 2 PROCESADORES SUPERESCALARES
Centro Asociado Palma de Mallorca. Tutor: Antonio Rivero Cuesta
Centro Asociado Palma de Mallorca Exámenes Ingeniería Computadores II Tutor: Antonio Rivero Cuesta Exámenes TEMA 1 Centro Asociado Palma de Mallorca Tutor: Antonio Rivero Cuesta Un procesador sin segmentación
Explotación del paralelismo a nivel de instrucción
Explotación del paralelismo a nivel de instrucción Arquitectura de Computadores J. Daniel García Sánchez (coordinador) David Expósito Singh Javier García Blas Óscar Pérez Alonso J. Manuel Pérez Lobato
Qué es Pipelining? Es una técnica de implementación en la que se superpone la ejecución de varias instrucciones.
Qué es Pipelining? Es una técnica de implementación en la que se superpone la ejecución de varias instrucciones. Aprovecha el paralelismo entre instrucciones en una corriente secuencial de instrucciones.
Aspectos avanzados de arquitectura de computadoras Pipeline. Facultad de Ingeniería - Universidad de la República Curso 2017
Aspectos avanzados de arquitectura de computadoras Pipeline Facultad de Ingeniería - Universidad de la República Curso 2017 Objetivo Mejorar el rendimiento Incrementar frecuencia de reloj? Ancho de los
Arquitectura de Computadores Problemas (hoja 2). Curso
Arquitectura de Computadores Problemas (hoja 2). Curso 2006-07 1. El siguiente fragmento de código se ejecuta en un DLX con segmentación: SUB R1,R2,R3 ADD R4,R5,R6 SUB R5,R4,R8 ADD R7,R2,R3 ADD R9,R7,R3
Arquitectura de Computadores
Arquitectura de Computadores TEMA 4 ILP, Panificación dinámica, Predicción de saltos, Especulación Curso 2010-2011 Contenidos Introducción: ILP Técnicas SW: Compilador Planificación dinámica. Algoritmo
Introducción a la arquitectura de computadores
Introducción a la arquitectura de computadores Departamento de Arquitectura de Computadores Arquitectura de computadores Se refiere a los atributos visibles por el programador que trabaja en lenguaje máquina
Estructura de Computadores 2 [08/09] Entrada/Salida en procesadores MIPS
![Estructura de Computadores 2 [08/09] Entrada/Salida en procesadores MIPS](/thumbs/61/45627813.jpg "Estructura de Computadores 2 [08/09] Entrada/Salida en procesadores MIPS")
Estructura de Computadores 2 [08/09] Entrada/Salida en procesadores MIPS GAC: Grupo de Arquitectura de Computadores Dpt. Electrónica e Sistemas. Universidade da Coruña. Bibliografía Computer Organization
Paralelismo en monoprocesadores. Procesadores VLIW
Paralelismo en morocesadores Procesadores VLIW Profesor: Mag. Marcelo Tosini Cátedra: Arquitectura de Computadoras y técnicas Digitales Carrera: Ingeniería de Sistemas Ciclo: 4º año Arquitectura VLIW básica
Planificación Dinámica - 1. Arquitectura de Computadores
Hasta ahora hemos visto que los procesadores en pipeline ejecutan varias instrucciones simultáneamente pero manteniendo el mismo orden del programa, es decir, dadas dos instrucciones i y j de un programa
Arquitectura de Computadoras. Clase 4 Segmentación de Instrucciones
Arquitectura de Computadoras Clase 4 Segmentación de Instrucciones Segmentación de cauce: Conceptos básicos La segmentación de cauce (pipelining) es una forma particularmente efectiva de organizar el hardware
Introducción PROCESADOR SUPERESCALAR. Paralelismo. Grado m: en cada ciclo se buscan/decodifican m instrucciones. supes
Introducción PROCESADOR SUPERESCALAR Paralelismo bus d/le eje mem es t ciclo seg =t ciclo supes Grado m: en cada ciclo se buscan/decodifican m instrucciones Introducción CICLOS POR INSTRUCCION tciclo identico
COMPUTADORES SEGMENTADOS (DLX)
DEPARTAMENTO DE AUTOMÁTICA ARQUITECTURA Y TECNOLOGÍA DE COMPUTADORES Laboratorio de Arquitectura e Ingeniería de Computadores PRÁCTICA I COMPUTADORES SEGMENTADOS (DLX) OBJETIVO El objetivo de la práctica
Arquitectura de Computadores. Tema 11. Pipelining Avanzado
Arquitectura de Computadores Tema 11 Pipelining Avanzado Eduardo Daniel Cohen dcohen@arnet.com.ar http://www.herrera.unt.edu.ar/arqcom 1 En qué se pone difícil Pipelining? Excepciones: hay 5 instrucciones
Ingeniería Informática. Ampliación de Estructura de Computadores. Curso 2010-2011. 6.1 Introducción a la segmentación de Instrucciones.
SEGMENTACIÓN 6.1 Introducción a la segmentación de Instrucciones. La segmentación o pipeline es una técnica de realización de procesadores por la cual se solapa la ejecución de las instrucciones. Hoy en
2EMHWLYRV 5HIHUHQFLDV
7HPD6HJPHQWDFLyQ,,,QWURGXFFLyQ DORV6XSHUHVFDODUHV 2EMHWLYRV 5HIHUHQFLDV $SURYHFKDPLHQWRGHXQDDUTXLWHFWXUDVHJPHQWDGD 3ODQLILFDFLyQGLQiPLFD 3UHGLFFLyQGLQiPLFDGHVDOWRV 5HQRPEUDGRGHUHJLVWURV 3UHGLFDFLyQ 3URFHVDGRUHV6XSHUHVFDODUHV
Arquitecturas RISC v.2014
Arquitecturas RISC v.2014 William Stallings, Organización y Arquitectura de Computadores, Capítulo 12: Computadores de repertorio reducido de instrucciones. John Hennessy David Patterson, Arquitectura
Procesadores superescalares. Introducción
Procesadores superescalares Introducción Introducción El término superescalar (superscalar) fue acuñado a fines de los 80s. Todas las CPUs modernas son superescalares. Es un desarrollo de la arquitectura
OBJETIVOS ALGUNAS CONSIDERACIONES SOBRE WINDLX
Arquitectura de Sistemas Paralelos 3 er curso de Ingeniería Técnica en Informática de Sistemas Práctica: Procesador segmentado DLX. Técnicas de optimización Curso 2005/2006 OBJETIVOS En esta práctica se
1. Objetivo y evolución de los procesadores ILP.
Arquitectura de Computadores Tema 3: Procesadores ILP Índice. Objetivo y evolución de los procesadores ILP. 2. Segmentación (Pipeline).. Concepto y medida de rendimiento. i 2. Pipeline de instrucciones..
Pipeline (Segmentación)
Pipeline (Segmentación) Segmentación (Pipeline) Es una técnica de implementación por medio de la cual se puede traslapar la ejecución de instrucciones. En la actualidad la segmentación es una de las tecnologías
PROCESADORES SUPER-ESCALARES
PROCESADORES SUPER-ESCALARES ARQUITECTURA DEL PROCESADOR II 1. De los procesadores escalares a los procesadores super-escalares En la materia ya hemos visto el pipeline de 5 etapas. 1 La idea básica entonces
Plataformas de soporte computacional: arquitecturas avanzadas,
Plataformas de soporte computacional: arquitecturas avanzadas, sesión Diego R. Llanos, Belén Palop Departamento de Informática Universidad de Valladolid {diego,b.palop}@infor.uva.es Índice. Arquitectura
Plataformas de soporte computacional: arquitecturas avanzadas,
Plataformas de soporte computacional: arquitecturas avanzadas, sesión 2 Diego. Llanos, Belén Palop Departamento de Informática Universidad de Valladolid {diego,b.palop}@infor.uva.es Índice 1. Segmentación
Ingeniería Informática. Ampliación de Estructura de Computadores. Curso 2010-11
6.3.3 Riesgo de Control. Los riesgos por control en DLX son menos frecuentes que los riesgos por dependencia de datos, pero al no haber una solución tan buena como el adelantamiento de datos, se convierten
Arquitectura Segmentada: Conceptos básicosb
Arquitectura Segmentada: Conceptos básicosb Diseño de Sistemas Digitales EL-3310 I SEMESTRE 2008 4 ARQUITECTURA SEGMENTADA (PIPELINING) (4 SEMANAS) 4.1 Conceptos básicos de la arquitectura segmentada Paralelismo
ISA (Instruction Set Architecture) Arquitectura del conjunto de instrucciones
ISA (Instruction Set Architecture) Arquitectura del conjunto de instrucciones Instruction Set Architecture (ISA) Arquitectura del conjunto de instrucciones software Conjunto de instrucciones hardware Universidad
Arquitectura de Computadoras Trabajo Práctico N 7 Pipeline de Instrucciones Primer Cuatrimestre de 2010
Departamento de Cs. e Ingeniería de la Computación Universidad Nacional del Sur Ejercicios Arquitectura de Computadoras Trabajo Práctico N 7 Pipeline de Instrucciones Primer Cuatrimestre de 2010 1. La
Arquitectura t de Computadores
Arquitectura t de Computadores Tema 3 Segmentación (Pipelining) i 1 Índice 1. Segmentación 2. Riesgos (Hazards) 3. Forwarding 4. Implementación del pipelining 5. Tratamiento de las interrupciones 6. Complicaciones
Tema 2: Arquitectura del repertorio de instrucciones. Visión del computador que tiene el programador en bajo nivel.
Tema 2: Arquitectura del repertorio de instrucciones Visión del computador que tiene el programador en bajo nivel. Lo que el programador en lenguaje ensamblador debe conocer para escribir programas: (1)
Arquitectura. TEMA 5 Lanzamiento múltiple, Límites de ILP, Multithreading. Curso
Arquitectura de Computadores TEMA 5 Lanzamiento múltiple, Límites de ILP, Multithreading Curso 2010-2011 Contenidos o Introducción: CPI < 1 o o o o o o o Lanzamiento múltiple de instrucciones: Superescalar,
ARQUITECTURA SPARC: FORMATO DE INSTRUCCIÓN
ARQUITECTURA SPARC: FORMATO DE INSTRUCCIÓN De Diego Varona, Rubén Romay López, Oscar Manuel Vega Martínez, Jorge INTRODUCCIÓN La representación de la instrucción en la computadora se denomina formato.
Paralelismo en monoprocesadores. Procesadores Superescalares
Paralelismo en monoprocesadores Procesadores Superescalares Profesor: Mag. Marcelo Tosini Cátedra: Arquitectura de Computadoras y técnicas Digitales Carrera: Ingeniería de Sistemas Ciclo: 4º año 1 Procesadores
Arquitectura de Computadores. Tema 4 PROCESADORES SEGMENTADOS
Arquitectura de Computadores Tema 4 PROCESADORES SEGMENTADOS 1. Arquitecturas RISC y CISC. 2. Unidad de Control monociclo y multiciclo. 3. Segmentación. 3.1. Ruta de datos del MIPS R2000. 3.2. Control
Pipelining o Segmentación de Instrucciones
Pipelining o Segmentación de Instrucciones La segmentación de instrucciones es similar al uso de una cadena de montaje en una fábrica de manufacturación. En las cadenas de montaje, el producto pasa a través
Arquitectura e Ingeniería de Computadores
Arquitectura e Ingeniería de Computadores Tema 2 Procesadores Segmentados Curso 2-22 Contenidos Introducción: Recordatorio MPIS-DLX Excepciones y control Segmentación Riesgos: Estructurales, de datos y
Introducción a los procesadores ILP (Instruction-Level Parallel)
Introducción a los procesadores ILP (Instruction-Level Parallel) Herramientas básicas para conseguir paralelismo entre instrucciones: Encauzamiento (pipelining) Se usa en todo procesador ILP Utilizar varias
Sección de procesamiento: El camino de datos
Sección de procesamiento: El camino de datos Montse Bóo Cepeda Este trabajo está publicado bajo licencia Creative Commons Attribution- NonCommercial-ShareAlike 2.5 Spain. Estructura del curso 1. Evolución
Pipeline o Segmentación Encausada
Pipeline o Segmentación Encausada Material Elaborado por el Profesor Ricardo González A partir de Materiales de las Profesoras Angela Di Serio Patterson David, Hennessy John Organización y Diseño de Computadores
Modelos de consistencia de memoria
Modelos de consistencia de memoria Arquitectura de Computadores J. Daniel García Sánchez (coordinador) David Expósito Singh Javier García Blas Óscar Pérez Alonso J. Manuel Pérez Lobato Grupo ARCOS Departamento
Contenido TEMA 2 ENTRADA / SALIDA. Interfaz HW: buses del sistema. Interfaz HW de E/S
Contenido TEMA ENTRADA / SALIDA Sergio Romero Montiel Depto Arquitectura de Computadores El concepto de interfaz de E/S Direccionamiento de interfaces de E/S Mapa de memoria Organización Mapeada y no mapeada
Segmentación del ciclo de instrucción v.2014
Segmentación del ciclo de instrucción v.2014 William Stallings, Organización y Arquitectura de Computadores, Capítulo 11: Estructura y función de la CPU. John Hennessy David Patterson, Arquitectura de
Tema 4 (II) El procesador
Tema 4 (II) El procesador Grupo ARCOS Estructura de Computadores Grado en Ingeniería Informática Universidad Carlos III de Madrid Contenidos 1. Técnicas de control 1. Lógica cableada 2. Lógica almacenada
Arquitectura de Computadores II Clase #4
Clase #4 Facultad de Ingeniería Universidad de la República Instituto de Computación Curso 2010 Contenido Unidad de control Control cableado Control microprogramado MIC-1 La Unidad de Control La instrucción
Arquitecturas RISC. Arquitectura de Computadoras y Técnicas Digitales - Mag. Marcelo Tosini Facultad de Ciencias Exactas - UNCPBA
Arquitecturas RISC Características de las arquitecturas RISC Juego de instrucciones reducido (sólo las esenciales) Acceso a memoria limitado a instrucciones de carga/almacenamiento Muchos registros de
Arquitectura de Computadores II Clase #3
Arquitectura de Computadores II Clase #3 Facultad de Ingeniería Universidad de la República Instituto de Computación Curso 2010 Veremos Registros Repertorio de instrucciones Modos de direccionamiento El
Unidad Nº II Capacidad de la unidad central. de procesamiento. Instituto Universitario Politécnico. Santiago Mariño
Instituto Universitario Politécnico Santiago Mariño Unidad Nº II Capacidad de la unidad central de procesamiento Organización de instrucción de máquina Cada instrucción requiere la información que necesita
Arquitecturas vectoriales, SIMD y extensiones multimedia
Arquitecturas vectoriales, SIMD y extensiones multimedia William Stallings, Organización y Arquitectura de Computadores, 5ta. ed., Capítulo 16: Procesamiento Paralelo. Andrew S. Tanenbaum, Organización
Unidad 4 - Procesamiento paralelo. Arquitectura de computadoras. D o c e n t e : E r n e s t o L e a l. E q u i p o : J e s s i c a F i e r r o
Unidad 4 - Procesamiento paralelo. D o c e n t e : E r n e s t o L e a l E q u i p o : J e s s i c a F i e r r o L u i s N a v e j a s Arquitectura de computadoras Introducción Cuestionario Conclusiones
Arquitectura de Computadoras. Clase 5 Posibles soluciones a atascos
Arquitectura de Computadoras Clase 5 Posibles soluciones a atascos Ejemplo de segmentación Notas de Clase 5 2 Atascos de un cauce (stall) Situaciones que impiden a la siguiente instrucción que se ejecute
Arquitectura de Computadoras
4-1 Arquitectura de Computadoras Tema 4: Arquitectura del Set de Instrucciones Eduardo Daniel Cohen dcohen@arnet.com.ar http://www.herrera.unt.edu.ar/arqcom 4-2 Arquitectura del Set de Instrucciones Indice
Circuitos Digitales II y Laboratorio Electrónica Digital II y Laboratorio
Circuitos Digitales II y Laboratorio Electrónica Digital II y Laboratorio Fundamentos de Arquitectura de Computadores Modelo de von Neumann Profesor: Felipe Cabarcas Correo:cabarcas@udea.edu.co Oficina:
Arquitectura de Computadores
Arquitectura de Computadores Ricardo.Sanz@upm.es Curso 2004-2005 Arquitectura de Computadores Arquitectura de computadores es la disciplina que estudia la organización y funcionamiento de los computadores
HISTORIA DEL PIPELINE. Juan Antonio Romano Largo. Arquitectura de Computadores.
HISTORIA DEL PIPELINE CRONOLOGÍA Introducción ppo. S. XX IBM 704 1955 IBM 7030 (proyecto Stretch) 1956-1961 CDC 6600 1964 VAX 8800 1987 RISC vs CISC (MIPS vs VAX 8700) 1989 R4000 (Supersegmentado) 1991
CICLOS DEL PROCESADOR
UNIDAD DE CONTROL CICLOS DEL PROCESADOR Qué es un ciclo de búsqueda? Para qué sirve estudiar los ciclos de instrucción de una CPU? Para comprender el funcionamiento de la ejecución de instrucciones del
Arquitectura de Computadores II Clase #16
Arquitectura de Computadores II Clase #16 Facultad de Ingeniería Universidad de la República Instituto de Computación Curso 2010 Organización general Superescalar Varios pipelines. 2 operaciones enteras,
ARQUITECTURA DE COMPUTADORAS
ARQUITECTURA DE COMPUTADORAS Información General Objetivos Al terminar el curso, el estudiante estará capacitado para: 1. Manejar medidas de performance que permitan comparar diversos sistemas de Computadora.
Multiplicación de matrices con DLX
Multiplicación de matrices con DLX Universidad de Salamanca Depto. Informática y Automática Arquitectura e Ingeniería de computadores Trabajo presentado por: Sergio Garrido Chamorro Santiago González Pérez
ARQUITECTURA DE COMPUTADORES. Práctica 8
ARQUITECTURA DE COMPUTADORES Práctica 8 Procesadores Segmentados: Introducción al simulador DLXIDE Evaluación de las prestaciones de la segmentación en el DLX Práctica 8: Procesadores Segmentados 1 de
Autor: Longinos Recuero Bustos
Actividad 1.1 Autor: Longinos Recuero Bustos Suponiendo que se aplica una mejora a una máquina de tal forma que el rendimiento es 20 veces superior al que tenía y considerando que la mejora únicamente
Tratamiento de Excepciones en MIPS
Tratamiento de en MIPS Elías Todorovich Arquitectura I - Curso 2013 Riesgos de Control Las direcciones del PC no son secuenciales (PC = PC + 4) en los siguientes casos: Saltos condicionales (beq, bne)
Organización del Computador 1. CPU (ISA) Conjunto de Instrucciones de la Arquitectura 2017
Organización del Computador 1 CPU (ISA) Conjunto de Instrucciones de la Arquitectura 2017 Estructura de una máquina von Neumann Ciclo de Ejecución 1. 2. 3. 4. 5. 6. UC obtiene la próxima instrucción de
Capítulo 1 Conceptos arquitectónicos
Sistemas operativos: una visión aplicada Capítulo 1 Conceptos arquitectónicos Contenido Estructura del computador Ejecución de instrucciones Interrupciones Reloj del computador Jerarquía de memoria Entrada/Salida
Arquitectura de Computadoras. Clase 9 Procesamiento paralelo
Arquitectura de Computadoras Clase 9 Procesamiento paralelo Introducción al procesamiento paralelo Sea cual sea el nivel de prestaciones, la demanda de máquinas de mayor rendimiento seguirá existiendo.
Arquitectura de Computadores - 2001
IV. Segmentación o Pipelining Alternativas de Implementación de Procesador 1. Procesador Uniciclo CPI = 1 Pero Período de Reloj Grande 2. Procesador Multiciclo CPI > 1 Pero Período de Reloj más Pequeño
Aspectos avanzados de arquitectura de computadoras Multithreading. Facultad de Ingeniería - Universidad de la República Curso 2017
Aspectos avanzados de arquitectura de computadoras Multithreading Facultad de Ingeniería - Universidad de la República Curso 2017 Introducción En este capítulo se explorará la posibilidad de ejecutar múltiples
Organización del Computador I Verano. MIPS (2 de 2) Basado en el capítulo 2 del libro de Patterson y Hennessy
Organización del Computador I Verano MIPS (2 de 2) Basado en el capítulo 2 del libro de Patterson y Hennessy Verano 2014 Profesora Borensztejn Arquitectura MIPS (R2000) Registros Formato de Instrucción
ASIGNATURA: Arquitectura de Computadores
ASIGNATURA: Arquitectura de Computadores I. T. Informática de Gestión Universidad de Alcalá Curso Académico 11/12 Curso 2º Cuatrimestre 1º GUÍA DOCENTE Nombre de la asignatura: Arquitectura de Computadores
Instituto Tecnológico de Morelia
Instituto Tecnológico de Morelia Arquitectura de Computadoras Unidad 1a Programa 1 Modelo de arquitecturas de cómputo. 1.1 Modelos de arquitecturas de cómputo. 1.1.1 Clásicas. 1.1.2 Segmentadas. 1.1.3
Tema 2: Lenguaje máquina. La interfaz entre el hardware y el software
Tema 2: Lenguaje máquina La interfaz entre el hardware y el software 1 Índice Introducción. Formatos de Instrucción. Modos de Direccionamiento. Ortogonalidad y Regularidad. Frecuencia de Utilización de
PIPELINING: Antes de adentrarnos en el tema, veremos una analogía de un pipeline:
PIPELINING: Antes de adentrarnos en el tema, veremos una analogía de un pipeline: Observemos que la técnica de Pipelining no mejora el tiempo de cada tarea, sino el tiempo de toda la carga de trabajo.
Práctica 4 - Microarquitectura del CPU
Práctica 4 - Microarquitectura del CPU Organización del Computador 1 Verano 2011 Ejercicio 1 El siguiente esquema muestra algunos de los componentes de la microarquitectura de un modelo del procesador
Práctica 7 - Microarquitectura del CPU
Práctica 7 - Microarquitectura del CPU Organización del Computador 1 Primer cuatrimestre de 2012 Ejercicio 1 El siguiente esquema muestra algunos de los componentes de la microarquitectura de un modelo
Docente Cargo Carga Horaria Carlos A. Correa Profesor Titular Exclusivo 10hs
1. Carrera y Año: PROGRAMA ANALÍTICO 2010 ARQUITECTURAS AVANZADAS DE COMPUTADORAS - Licenciatura en Ciencias de la Computación 4 t año 2. Crédito Horario: - Horas áulicas por semana: 9 - Horario: Lunes:
Tema 11. Riesgos de control y predicción de saltos
Tema 11. Riesgos de control y predicción de saltos Organización de Computadores LUIS ENRIQUE MORENO LORENTE RAÚL PÉRULA MARTÍNEZ ALBERTO BRUNETE GONZALEZ DOMINGO MIGUEL GUINEA GARCIA ALEGRE CESAR AUGUSTO
Objetivos. Objetivos. Arquitectura de Computadores. R.Mitnik
Objetivos Objetivos Arquitecturas von Neumann Otras Unidad Central de Procesamiento (CPU) Responsabilidades Requisitos Partes de una CPU ALU Control & Decode Registros Electrónica y buses 2 Índice Capítulo
El nivel ISA (II)! Conjunto de Instrucciones
El nivel ISA (II) Conjunto de Instrucciones EC-2721 Arquitectura del Computador I Que es un Conjunto de Instrucciones? Colección completa de instrucciones comprendida por un procesador Lenguaje de máquina
Arquitectura del CPU. Organización del Computador 1 Verano 2016
Arquitectura del CPU Organización del Computador 1 Verano 2016 Agenda De dónde venimos? Introducción: esquema de una computadora Representación de la información Circuitos Combinatorios Circuitos Secuenciales
ARQUITECTURA DE SISTEMAS PARALELOS I. 4º INGENIERÍA INFORMÁTICA. PRÁCTICA 4. PLANIFICACIÓN DINÁMICA: EL ALGORITMO DE TOMASULO. 1. OBJETIVOS.
ARQUITECTURA DE SISTEMAS PARALELOS I. 4º INGENIERÍA INFORMÁTICA. PRÁCTICA 4. PLANIFICACIÓN DINÁMICA: EL ALGORITMO DE TOMASULO. 1. OBJETIVOS. En esta práctica vamos a estudiar una técnica de scheduling
Planificación estática
Planificación estática Planificación de bloques básicos Planificación de bucles Planificación global Serafín Benito AIC: Planificación estática 1 Planificación de bloques básicos.. Técnica sencilla. Eficiencia
Modelos de Programación Paralela Prof. Gilberto Díaz
Universisdad de Los Andes Facultad de Ingeniería Escuela de Sistemas Modelos de Programación Paralela Prof. Gilberto Díaz gilberto@ula.ve Departamento de Computación, Escuela de Sistemas, Facultad de Ingeniería
Ejercicios del tema 4. El procesador
jercicios del tema 4. l procesador jercicio 1. Considere un procesador de 32 bits con una frecuencia de reloj de 500 MHz con la estructura del mostrado en el jercicio 3. La memoria se direcciona por bytes
Operaciones lógicas y repetición
Organización de computadoras Universidad Nacional de Quilmes http:// Repaso Algebra de Boole Memoria principal datos direcciones Unidad Aritmético- Logica (ALU) Unidad de Control de programa (UC) CPU 1
ARQUITECTURA VON NEUMANN
ARQUITECTURA VON NEUMANN Computador bus de datos bus de direcciones bus de control Usuario y aplicaciones Lenguajes de alto nivel Sistema operativo Unidad Central de Proceso Memoria principal Unidad de
El Diseño de un Lenguaje Máquina
Arquitectura de Ordenadores Juego de Instrucciones del Procesador Intel Pentium Abelardo Pardo abel@it.uc3m.es Universidad Carlos III de Madrid Departamento de Ingeniería Telemática El Diseño de un Lenguaje
Tema 5 Diseño del Set de Instrucciones (ISA) Arquitectura de Computadoras
Tema 5 Diseño del Set de Instrucciones (ISA) Arquitectura de Computadoras http://www.herrera.unt.edu.ar/arqcom dcohen@herrera.unt.edu.ar Temario 1. Evolución histórica. 2. Repaso de conceptos importantes.
ARQUITECTURA DE SISTEMAS PARALELOS I. 4º INGENIERÍA INFORMÁTICA. PRÁCTICA 5. PLANIFICACIÓN DINÁMICA: EL ALGORITMO DE TOMASULO.
ARQUITECTURA DE SISTEMAS PARALELOS I. 4º INGENIERÍA INFORMÁTICA. PRÁCTICA 5. PLANIFICACIÓN DINÁMICA: EL ALGORITMO DE TOMASULO. OBJETIVOS. En esta práctica vamos a estudiar una técnica de scheduling dinámico
Contenidos. Arquitectura de ordenadores (fundamentos teóricos) Elementos de un ordenador. Periféricos
Arquitectura de ordenadores (fundamentos teóricos) Representación de la información Estructura de un microprocesador Memorias Sistemas de E/S Elementos de un ordenador Microprocesador Placa base Chipset
Procesadores Superescalares v.2014
Procesadores Superescalares v.2014 J. Smith and G. Sohi, The Microarchitecture of Superscalar Processors. Proceedings IEEE, Vol. 83, No. 12, Diciembre 1995. William Stallings, Organización y Arquitectura
Estructura de Computadores I
Estructura de Computadores I Profesores Patricia González Gómez (Coordinadora, Teoría) Despacho D 1.13 Extensión 1363 pglez@udc.es Margarita Amor López (Problemas, Prácticas) Despacho D 1.15 Extensión
Microprocesadores. Informática Aplicada DSI-EIE FCEIA
Microprocesadores Informática Aplicada DSI-EIE FCEIA Arquitecturas Un concepto: Programa almacenado Dos modelos: Von Neumann (1945) Harvard 2 Microprocesador Es un circuito integrado que cumple las funciones
Procesadores de palabra de instrucción muy larga (VLIW) v.2012
Procesadores de palabra de instrucción muy larga (VLIW) v.2012 William Stallings, Organización y Arquitectura de Computadores, 5ta. ed., Capítulo 13: Paralelismo a nivel de instrucciones y procesadores