Puerto serial. Modo 2 y Modo 3 MICROCONTROLADORES PUERTO SERIAL N : fosc/32 1) FRECUENCIA DEL OSCILADOR INTERNO (fosc ) ENTRE 32 =fosc/32

Transcripción

1 Perto serial Modo 2 y Modo 3 MICROCONTROLADORES PUERTO SERIAL CARACTERÍSTICAS DEL DEL PUERTO SERIE EN EN MODO2 Y MODO 3 ASÍNCRONO ASÍNCRONO Y Y FULL FULL DUPLEX DUPLEX VELOCIDAD VELOCIDAD DE DE TRANSMISIÓN TRANSMISIÓN N : : MODO2: MODO2: DOS DOS VELOCIDADES VELOCIDADES 1) FRECUENCIA DEL OSCILADOR INTERNO (fosc( ) ENTRE 32 =fosc= fosc/32 1) FRECUENCIA DEL OSCILADOR INTERNO (fosc ) ENTRE 32 =fosc/32 2) FRECUENCIA DEL OSCILADOR INTERNO (fosc( fosc) ) ENTRE 64=fosc fosc/64 2) FRECUENCIA DEL OSCILADOR INTERNO (fosc) ENTRE 64=fosc/64 MODO3 MODO3 :VELOCIDAD :VELOCIDAD PROGRAMABLE PROGRAMABLE CON CON EL EL TIMER1 TIMER1 FORMATO FORMATO DE DE DATO: DATO: 9 BITS DE DATO+ 1 START BIT + 1 STOP BIT 9 BITS DE DATO+ 1 START BIT + 1 STOP BIT HABILIDAD HABILIDAD DE DE MANEJAR MANEJAR MULTIPROCESADOR MULTIPROCESADOR

2 Modo 2: se transmiten (por ) o reciben (por ) 11 bits : Línea ociosa Un bit de arranqe ( 0) 8 bits de datos ( primero el LSB) Un noveno bit proramable de dato y Un bit de parada (1) LSB 8 bits de datos MSB 9 bit transmitido proramable 0 b0 b1 b2 b3 b4 b5 b6 b7 TB8 1 Bit de arranqe Bit de parada Modo 2: En la transmisión n el noveno bit de datos transmitido ( el TB8 del SCON ) se le pede asinar n valor de 0 ó 1,, por ejemplo el bit de paridad ( P del PSW ) pede ser copiado en TB8. En la recepción, el noveno bit recibido aparece en el bit RB8 del Reistro de Fnción n Especial SCON, mientras el bit de parada es inorado. El badaje es proramable a ya sea 1/32 ó 1/64 la frecencia del oscilador.

3 Modo 3: La única diferencia entre el modo 2 y el modo 3, es qe en el modo 3, el badaje es variable y proramable sando el timer 1 al ial qe en el modo1. En los catro modos, la transmisión n es iniciada con calqier instrcción n qe sa el SBUF como el operando destino. La recepción n es iniciada en modo 0 con la condición n RI=0 y REN =1. En los otros modos la recepción n es iniciada con el bit de arranqe entrante si REN =1 Para qe RI se haa 1 al momento qe el plso del desplazamiento final se prodce, se deben cmplir las siientes condiciones: 1. RI = 0, y 2. Qe SM2 = 0, o qe el 9 bit de dato recibido sea 1. Si alna de estas condiciones no se cmplen, la trama recibida es irremediablemente perdida, y RI no se hace 1. Si ambas condiciones se cmplen, el noveno bit recibido se copia a RB8, y los primeros 8 bits de datos se meven al SBUF. Un tiempo ial al de n bit más m s tarde, se cmplan o no las condiciones, la nidad se reresa a bscar na transición n de 1 a 0 en la entrada RxD.

4 Comnicación n Mltiprocesador Los modos 2 y 3 están n provistos de na habilidad especial para realizar comnicación n mltiprocesador. En estos modos se reciben 9 bits. El noveno bit se va ai bit RB8, despés llea el bit de parada. El perto se pede proramar tal qe, cando el bit de parada sea recibido, la interrpción n del perto serie se active solo si RB8=1. Este comportamiento es habilitado poniendo a 1 el bit SM2 del SCON. Una forma de sar ésto en sistemas mltiprocesador es como sie: Cando el procesador maestro desea transmitir n bloqe de dato a no o varios esclavos, éste primero envía a n byte de dirección, el cal define al esclavo destino. Un byte de dirección n difiere de los bytes de datos en el valor del bit ; en n byte de dirección n es 11 y en n byte de dato es 0. Comnicación n Mltiprocesador Con SM2 =1, ninún n esclavo será interrmpido por n byte de dato. Pero n byte de dirección n interrmpirá a todos los esclavos, tal qe, cada esclavo pede examinar si el byte recibido corresponde a s dirección. El esclavo direccionado pondrá a cero s bit SM2 y se preparará para recibir los bytes dato qe vendrán. n. Los esclavos qe no hayan sido direccionados mantienen s SM2 en 1 y reresan a ss tareas, inorando los bytes de datos qe lleen. El bit SM2 no tiene ninún n efecto ni en en Modo 0 ni en Modo 1. En modo 1 podría a ser sado para checar la validez del bit de parada, ya qe en la recepción n en modo 1, si SM2 =1, la interrpción n del receptor no se activa a menos qe se reciba n bit de parada válido. v

5 Ejemplo de comnicación n Mltiprocesador: Gasolinera con caja central de cobro INTERCAMBIO DE DATOS EN UN SISTEMA MULTIPROCESADOR Arranqe Dirección 02 TB8 Parada Información de dirección TB8= 1 Para Para control control de de caja caja Srtidor Srtidor 1 1 Srtidor2 Srtidor2 SM2=0 SM2=0 Srtidor3 Srtidor3 Maestro Esclavo1 Esclavo2 Esclavo3 Indicadores Indicadores Lámparas, relevadores Contactos, sensores Emisor de cadal Arranqe 8 bits de información TB8 Parada Información de dato TB8= 0

6 Ejemplo de cómo c se conectarían an las tarjetas en n Sistema Mltiprocesador Indicadores, Indicadores, Lámparas, relevadores Contactos, sensores Emisor de cadal Proyecto7 : Comnicación n Mltiprocesador LCD esclavo2 L293 maestro Teclado matricial esclavo1 L293 esclavo3 L293 Objetivo: conectar varios sistemas con el para qe con n controlador maestro se pedan manejar varios motores de CD con sistemas esclavos, como se mestra