Estructura de Computadores Ingeniería Técnica en Informática de Sistemas. BOLETIN 4: Memoria



Documentos relacionados
ESTRUCTURA Y TECNOLOGÍA DE LOS COMPUTADORES II BOLETÍN 3 MEMORIAS SEMICONDUCTORAS

Sistemas Electrónicos Digitales

MEMORIA EJERCICIO 1 EJERCICIO 2

Procedimiento para el diseño de un mapa de memoria de un sistema basado en microprocesador:

Departamento de Electrónica Electrónica Digital. Mapas de memoria. Bioingeniería Facultad de Ingeniería - UNER

Soluciones a los problemas impares. Tema 5. Memorias. Estructura de Computadores. I. T. Informática de Gestión / Sistemas

Memoria. M. en C. Erika Vilches. Parte 6

Cuál es la frecuencia de acceso de una memoria de acceso aleatorio con un tiempo de acceso de 80 nseg. y un tiempo de ciclo de 100 nseg.?.

Procedimiento para el diseño de un mapa de memoria de un sistema basado en microprocesador:

Estructura de Computadores. 1. Ejercicios Resueltos 1.1. Tema 3. La unidad de memoria I. La memoria física

LECCIÓN N 13 MICROCOMPUTADORES

EJEMPLO DE DISEÑO DE MEMORIA

INSTITUTO POLITÉCNICO NACIONAL ESCUELA SUPERIOR DE INGENIERIA MECANICA Y ELECTRICA INGENIERIA EN COMUNICACIONES Y ELECTRÓNICA ACADEMIA DE COMPUTACIÓN

PROBLEMAS TEMA 1: Estructuras de interconexión de un computador

ESTRUCTURA Y TECNOLOGÍA DE COMPUTADORES II BOLETÍN 4 MICROPROCESADOR MC 68000

PROBLEMAS DE ESTRUCTURA DE LOS COMPUTADORES MAPAS DE MEMORIA

Diagrama a bloques de una computadora

Memorias: Definiciones y características (1)

DIAGRAMA A BLOQUES DE UNA COMPUTADORA

Sistema electrónico digital (binario) que procesa datos siguiendo unas instrucciones almacenadas en su memoria.

Enunciados de problemas. Tema 5. Memorias. Estructura de Computadores. I. T. Informática de Gestión / Sistemas

Examen de Fundamentos de Tecnología de Computadores. Junio 2010 Grado en Ingeniería Informática y Grado en Sistemas de Información

Tema 5.- Memorias. ---***---

Decodificadores y Demultiplexores. Pedro Fernández Ignacio de la Rosa

Tema 5: Memorias. Índice Conceptos básicos Parámetros característicos Jerarquía de memoria Memoria principal Tecnologías Estructura Mapa de memoria

GUIAS ÚNICAS DE LABORATORIO REGISTRO DE SECUENCIA Y DECODIFICADOR AUTOR: ALBERTO CUERVO

Controlador de Interrupciones (Versión programable) Manual de Usuario

Problemas de estructura y tecnología de computadores Hoja 6: Temas 12, 13 y 14

Práctica 7. Circuitos Contadores

Mapas de Memoria y E/S

Prácticas de electrónica básica para el área de Tecnología en Educación Secundaria. Curso para profesores.

UN U I N D I AD A D E E MEM E OR O IA I 1

Memorias de Semiconductor. Departamento de Electrónica Curso 2010/11

Ejercicios del tema 5. Jerarquía de de Memoria

Práctica final. Emilia Cruz Fernández Martínez

TEMA 5. SISTEMAS COMBINACIONALES MSI. INTRODUCCIÓN

1. Componentes básicos

Cuestiones. Estructura y Tecnología de Computadores (IG09) 1 er Parcial 12 de sept. de 2002

Tema 6: Periféricos y entrada-salida

TEMA 1: Conceptos generales. 1.- Representa los primeros 16 números decimales (del 0 al 15) usando codificación binaria y hexadecimal.

APELLIDOS NOMBRE GRADO SOLUCIÓN. Figura 1

Tema: MAPAS DE MEMORIA: LÓGICA DE SELECCIÓN, GESTIÓN Y ORDENACIÓN DE LA MEMORIA. J. Luis Lázaro, J. Jesús García "MAPA DE MEMORIA" 0

ITT-327-T Microprocesadores

BOLETIN 7: Subsistemas secuenciales

Curso sobre Controladores Lógicos Programables (PLC).

Registros de desplazamiento

Manejo de Entrada-Salida. Arquitectura de Computadoras

ESTRUCTURA Y TECNOLOGÍA DE COMPUTADORES PRÁCTICAS DE LÓGICA CABLEADA

Electrónica Digital. Universidad de Alcalá (02/07/2012)

SISTEMAS DIGITALES BASADOS EN MICROPROCESADORES. Examen Parcial 1

Universidad simón Bolívar Departamento de Electrónica y Circuitos / Sección de Sistemas Digitales EC2721 Arquitectura del Computador I

TEMA 2: Control combinacional. 1.- Introducción. Esquema:

Abre el PC y encuentra e identifica los siguientes elementos. a) PS/2 b) puerto paralelo c) puertos serie d) Puerto VGA

TEMA 5 LA MEMORIA DE DATOS MEMORIA RAM D.P.E. DESARROLLO DE PROYECTOS 1

ESTRUCTURA DE COMPUTADORES PROBLEMAS DEL TEMA 1

Circuitos Electrónicos Digitales E.T.S.I. Telecomunicación Universidad Politécnica de Madrid. Circuitos Secuenciales

DISEÑO LOGICO CON DISPOSITIVOS LOGICOS PROGRAMABLES (PLD S) ING. LUIS F. LAPHAM CARDENAS PROFESOR INVESTIGADOR DIVISION DE ELECTRONICA C.E.T.I.

Semestre LABORATORIO DE DISPOSITIVOS DE ALMACENAMIENTO Y DISPOSITIVOS DE ENTRADA - SALIDA

CAPITULO 1 CARACTERÍSTICAS GENERALES DEL MICROCONTROLADOR menú principal

TEMA 8. REGISTROS Y CONTADORES.

Tema 4. Estructura de un ordenador elemental

GUÍA DE ETS PARA COMPUTACIÓN V AMBOS TURNOS SUPERVISORES: ING. JOSÉ LUÍS BRAVO LEÓN e ING. LUÍS URIETA PÉREZ PROBLEMAS RESUELTOS

2002 Junio - 2 ª semana

ESTRUCTURA Y TECNOLOGIA DE COMPUTADORES II Curso PROBLEMAS TEMA 4: Unidad Aritmético Lógica

TEMA 12: MEJORA DE LAS PRESTACIONES DE LA MEMORIA

ESTRUCTURA DE INTERCONEXIÓN DE UN COMPUTADOR

Prof: Zulay Franco Puerto Ordaz, Agosto

Nombre: Nº Matrícula:

Tutoría 2. Banco de memoria de 8 y 16 bits (8086)

ARQUITECTURA DE COMPUTADORES. 2º INGENIERIA INFORMATICA. Soluciones del BOLETIN 2: Tecnología de los sistemas de memoria. Curso 06/07.

PROBLEMAS TEMA 2: Unidad de memoria Problemas propuestos en examen ORGANIZACIÓN DE MEMORIA

EJERCICIOS DEL TEMA 4

MEMORIA CENTRAL. Memoria central. 1

La memoria. Sistemas Informáticos y Computación. Facultad de Administración y Dirección de Empresas

3. SECCIÓN DE MOTORES A PASOS

POWER PC. Indice ARQUITECTURA DE COMPUTADORES. Antonio del Amo Ruiz. 1. Introducción. 2. Tecnología RISC. 3. Arquitectura de la CPU Power PC

Práctica 4: CONTADORES

Salida activa: 0 o 1 Salida colector abierto (open collector) Salida Triestado (tristate). Modelo: Modelo: (Salida open collector)

UNIVERSIDAD DE CASTILLA LA MANCHA ESCUELA SUPERIOR DE INFORMÁTICA. CIUDAD REAL

Universidad Carlos III de Madrid Grado en Ingeniería Informática Tecnología de Computadores

Serie 5. Diseño de programas

Anexo para los MFD de Navico compatibles con las siguientes funciones del Radar Broadband 4G :

Arquitectura del Procesador I

Decodificadores/Demultiplexores. Grupo 9 Javier de Gregorio Menezo Laro de la Fuente Lastra Raúl Fernández Díaz

Circuitos secuenciales

Organización del Computador 1 Memorias

INSTITUTO POLITÉCNICO NACIONAL ESCUELA SUPERIOR DE INGENIERÍA MECÁNICA Y ELÉCTRICA INGENIERÍA EN COMUNICACIONES Y ELECTRÓNICA

EIE SISTEMAS DIGITALES Tema 9: Contadores. Nombre del curso: Sistemas Digitales Nombre del docente: Héctor Vargas

LABORATORIO DE COMPUTADORAS

Organización de Computadoras. Clase 10

INTERFACE CON MEMORIA y E/S

Estructura básica de un ordenador

En el entorno de la informática, proporciona una descripción de la construcción y distribución física de los componentes de la computadora.

MEMORIAS INTEGRADAS VLSI. Capítulo 4 MEMORIAS EN EL SISTEMA MICROPROCESADOR. Factores clave: Tipos de memorias Tab. AGG-1.1

Problemas del Tema 1

PRÁCTICA 5. CIRCUITOS CONTADORES SÍNCRONOS

Problema - Junio 2ª semana:

Tema 7. Entrada / Salida

Práctica de Problemas N o 3

Transcripción:

BOLTIN : Memoria Nota: n aquellos problemas donde no se indique lo contrario debe suponerse que el espacio de direccionamiento es de K. P. Un sistema basado en un microprocesador dispone de s de K* y una PROM de K*. iseñe el circuito de decodificación correspondiente. P. Utilizando circuitos de memoria de K*, realice una asociación de K a partir de la posición $. P. Utilizando memorias K*, diseñe un circuito de decodificación que permita situar Kbytes a partir de la posición $. P. Se desea diseñar un sistema microcomputador que tenga Kbytes de memoria, de los cuales, K sean y K ROM. Se dispone de chips de los siguientes tipos: ROMs: K* s: K* s: K* iseñe el circuito de decodificación necesario. P. l mapa de memoria de un microprocesador con bus de direcciones de bits está ocupado por K ROM y K. iseñe el circuito de decodificación necesario si se dispone de chips de K* ROM, K* y K*. P. Utilizando circuitos de memoria K*, realice una configuración K* que ocupe K posiciones a partir de la 9 ( en un mapa de memoria de K. P. iseñe un circuito decodificador que permita situar Kbytes de a partir de la dirección $ dentro de un mapa de memoria de K. Para ello se disponen de chips de K* y K*. P. ibuje el mapa de memoria para el circuito de la figura, indicando, razonadamente, las posiciones ocupadas por las memorias y ROM. A A A A A - A ROM - A - A - Memoria

P9. etermine el mapa de memoria correspondiente al circuito de la figura. A - A ROM A A A A A A A - A ROM A - A ROM - P. n el mapa de memoria de un microcomputador de líneas de dirección (A /A ) se han ubicado una memoria de K en las primeras K posiciones de memoria y una memoria ROM de K en las últimas K posiciones de memoria. Se desea incluir una memoria de K, para lo que se han propuesto los diseños de la figura. Indique en qué medida es correcto cada uno de los diseños y, si es posible, determine qué palabra de la se direcciona cuando A /A = $AB (hexadecimal) en cada uno de los casos. Que dirección hay que poner en el BUS de direcciones para leer la posición $ de la en cada caso?. A Α A A A A + A A A A,A - A - A - A - A - A - (a) (b) (c) P. etermine el mapa de memoria del circuito de la figura. Indique, si es posible, qué palabras de la se direccionan cuando A /A = $AB y A /A = $. Memoria

A A A MUX : S A,A - A -,A K* A A P. Se desea transferir el contenido de las memorias M y M a la memoria M (ver figura). Se dispone de una instrucción: TRANSFIR ($ Nº de palabras, $Fuente, $estino) icha instrucción transfiere un bloque, cuyo número de palabras es el indicado, desde la dirección fuente hacia la dirección destino; por ejemplo, para transferir K-palabras ($) que están escritas a partir de la posición $ a posiciones de memoria que comiencen en $ se pondría: TRANSFIR ($, $, $). (l sistema interpreta y ejecuta esta instrucción). scriba el programa necesario para el circuito de la figura. A A - A M - K A A A,A - A M - K A, A - A M - K P. Se dispone de circuitos de memoria con entrada de selección activa en nivel bajo: dos son de K palabras y el tercero de K. stos circuitos van a estar direccionados por un procesador de señales de direcciones (A /A ). Se requiere que los circuitos de K ocupen las direcciones menores y las mayores. a) Proponga un mapa de memoria que utilice los tres circuitos y deje libre las K palabras de dirección sobrantes. iseñe el circuito que realiza ese mapa. Memoria

b) Indique el circuito de memoria y la posición en dicho circuito que se activa con cada una de las siguientes direcciones ($A /A, en hexadecimal): $, $, $, $9, $9AB, $AB, $F y $F. P. Para el circuito de la figura, determine las distintas secuencias de salida, indicando las direcciones en que ocurren cada una de ellas, dentro de un mapa de memoria de K. $ [$] A F B F A A a S d a d B A A a d A a d 9 A B LK q A ONTAOR B MO- q F F P. Se dispone de s de K* y de K*. n una PU de líneas de dirección y de datos: a) iseñe con puertas lógicas un banco de memoria de K palabras, a partir de la dirección $ del espacio de direcciones. b) Indique la posición física correspondiente a las direcciones $ y $AF en el bus de direcciones. c) Qué dirección hay que poner en el bus de direcciones para leer la posición $ de una de las s de K*? d) Indique los cambios que hay que hacer si el bus de datos fuera de bits. P. Para un sistema con líneas de dirección se necesitan K de memoria dejando libre el resto. Se dispone de una de K y otra de K, ambas con señal de selección de chip S, de lectura/escritura R/W y buses compartidos. La memoria resultante deberá tener señales de lectura R y de escritura W separadas y activas en alta, sin selección de chip. a) iseñe el circuito b) Qué palabras de memoria se corresponden con las direcciones lógicas siguientes: $FOA, $, $9A. c) uál es la dirección lógica que hay que poner para acceder a la palabra $ de la de K. uál sería para la $ de la de K. P. Se necesita un contador cuya secuencia sea (,,,,,,, ). (a) iséñelo usando biestables JK. (b) Si el contador se conecta a una de la forma indicada en la figura, rellene la tabla que se da suponiendo que el estado inicial de cuenta es el. Memoria

inicial $ [$] ONT q q q r/w A A - Z - [$] K - q q q Z - 9-9 9 A P. La figura muestra un diagrama de bloques de la memoria principal de un micropocesador de líneas de dirección. l bloque de dispositivos de memoria contiene s de kx y ROM de kx. l otro bloque reúne al circuito de decodificación junto a un circuito secuencial. MIROPROSAOR R/W AB A RAY IRUITO SUNIAL Y OIFIAIÓN MMORIA PRINIPAL ISPOSITIVOS MMORIA LK B l funcionamiento del microprocesador para acceder a una palabra de memoria es el siguiente: l microprocesador coloca en el bus AB una dirección sincronizada con el flanco de subida de la señal de reloj. sta dirección se mantiene hasta que se reciba un pulso de un ciclo de reloj por la señal RAY, después del cual el microprocesador podrá poner una nueva dirección (ver cronograma). Para indicarle al circuito secuencial y de decodificación que se ha colocado una dirección nueva, el microprocesador activa la señal A durante un ciclo de reloj. Por su parte el circuito secuencial y de decodificación debe operar del siguiente modo: Activa de forma adecuada los hip Select (S, activos en alta) de cada uno de los chips de memoria. Además, genera la señal de RAY, que le indica al microprocesador que ya ha realizado la operación con la memoria. sta señal RAY se va a activar en ciclos de reloj distintos dependiendo de si el microprocesador quiere acceder a la o a la ROM. n concreto: - uando accede a la, se activa la señal de RAY en el período siguiente al que se activó A. - uando accede a la ROM, la señal de RAY se activa tres ciclos de reloj después de aquél en el que se activó A. iseñe el circuito secuencial y de decodificación utilizando la PAL secuencial de la figura ciclos de LK AB bus A RAY ROM Memoria

X Z X Z X q q X q q X Z Z LK P9. n el mapa de la memoria de K de la figura, tenemos ya colocadas tres memorias, una de K (M ) y dos de K (M y M ). a) Obtenga el circuito decodificador necesario para cubrir totalmente el resto de este mapa de memoria sabiendo que se dispone de un sólo chip de K (M ). Se dispone de decodificadores : con salidas activas en bajo y una entrada de habilitación también activa en bajo, así como puertas AN de dos entradas. b) Si las líneas de entrada al chip de K (M ) son A, A -A, indique en cada uno de los siguientes casos si se accede o no a M y si es asi inque a qué posición se accede: $9 $ $ $FOA. M M M K K K $FFFF K K K $ P. Se tiene un ordenador con procesador M conectado a seis pastillas de memoria (,,..., ) de Kx con señal de selección activa en bajo y cuyas funciones de selección se dan a continuación: : A+A+A+A+A9+A+A+A+A+A+AS'+US' : A+A+A+A+A9+A+A+A+A+A+AS'+LS' : A+A+A+A+A9+A+A'+A+A+A+AS'+US' : A+A+A+A+A9+A+A'+A+A+A+AS'+LS' : A+A+A+A'+A9+A+A+A+A+A+AS'+US' : A+A+A+A'+A9+A+A+A+A+A+AS'+LS' Memoria

a) ibujar el mapa de memoria de este ordenador b) A partir de la dirección de memoria $ se tiene cargado el siguiente programa. Indicar a qué pastillas de memoria se accede al ejecutar cada una de las instrucciones del programa: $ MOV.B #, $ MOV.B $, $ A.W, $ MOV.W,$FF $... P. ierta máquina dispone de un procesador M. Por razones en las que no vamos a entrar, se desea que disponga de Kbytes de memoria a partir de la dirección $F situados en direcciones múltiplos de. Para ello, se dispone de una pastilla de memoria de Kx con señal de selección activa en bajo. Indicar la función de selección correspondiente a dicha pastilla realizando decodificación parcial. P. Se tiene un procesador con bus de direcciones de bits (A, A, A,...,A, A) y bus de datos de bits (,,...,, ) al que se desean conectar dos pastillas de memoria. Una de las pastillas () es de Kx y cubrirá las direcciones $...$FFF; la es de Kx y cubrirá las direcciones $...$FFFF. Ambas pastillas de memoria tienen entrada de selección activa en bajo. scribir la función de selección para las pastillas en los siguientes casos: a) Utilizando lógica de decodificación total b) Utilizando lógica de decodificación parcial NOTA: Salvo que se indique lo contrario, para todos estos problemas supondremos un mapa de memoria de Kbytes. Memoria