ESTRUCTURA DE COMPUTADORES PROBLEMAS DEL TEMA 1
|
|
- María Dolores Torregrosa Carrizo
- hace 7 años
- Vistas:
Transcripción
1 7.- Un memoria tiene 16 Mbytes de capacidad con palabras de 32 bits y trabaja con una memoria caché de 256 Kb dividida en 256 bloques agrupados en conjuntos de 2. a. Cuántos bits hay en cada uno de los campos de dirección de memoria? b. Si a partir de cierto momento la secuencia de direcciones solicitadas por la CPU es 0x050010, 0x00FE01, 0x108010, 0x000010, 0x00EF00, 0x10801A, 0x1F00F1, 0x0A080F, 0x0FFF25, 0x25EF4F, 0x0ABDE3, 0x0FFF43, 0x0A080F, 0x0080DE. Explicar razonadamente cuál será la evolución de los registros de etiqueta de los bloques de memoria caché afectados suponiendo que el algoritmo de reemplazo usado es el L.R.U.. Especificar la evolución de los contadores de uso de cada uno de estos bloques. Supóngase que inicialmente los bloques afectados de memoria caché están vacíos. Memoria cache 256 Kb 256 bloques de 1Kb. Memoria principal 16 Mb 16 K bloques de 1 Kb. Nº de conjuntos = 256/2 = 128 conjuntos de 2 bloques Si el tamaño de palabra es 32 bits las direcciones de memoria serán de 22 bits, o sea tengo una memoria de 4 Mpalabras de 32 bits por palabra El formato de dirección de memoria será: Etiqueta (7 bits) Conjunto (7 bits) Palabra (8 bits) Para las direcciones indicadas tendremos: Dirección Etiqueta Conjunto Palabra H 0AH 00H 10H 00FE01H 01H 7EH 01H H 21H 00H 10H H 00H 00H 10H 00EF00H 01H 6FH 00H 10801AH 21H 00H 1AH 1F00F1H 3EH 00H F1H 0A080FH 14H 08H 0FH 0FFF25H 1FH 7FH 25H 25EF4FH 4BH 6FH 4FH 0ABDE3H 15H 3DH E3H 0FFF43H 1FH 7FH 43H 0A080FH 14H 08H 0FH 0080DEH 01H 00H DEH Los conjuntos involucrados son: 00H, 08H, 3DH, 6FH, 7EH y 7FH La evolución del contenido de los bloques de la cache es la siguiente:
2 D 6F 7E 7F A E B F
3 8. Sea un ordenador con una memoria de 1 Mb de capacidad y longitud de palabra de 32 bits. Esta máquina tiene una memoria caché de 16 Kb dividida en bloques de 64 bytes. Supongamos que, a partir de un cierto momento, la secuencia de direcciones solicitadas por la CPU es : 0x01FCA, 0x05FCD, 0x0D7C0, 0xD5C7, 0x027C4, 0x04FCB, 0x155C4, 0x04FC0, 0x077C3, 0x047C0, 0x185C3. Las funciones de mapa que pueden usarse son: i. Correspondencia directa ii. Correspondencia asociativa iii. Correspondencia asociativa por conjuntos de 2 vias c. Cuántos bits tiene cada uno de los campos de dirección en cada caso? d. Comparar las funciones de mapa utilizando el algoritmo de reemplazo LRU Tamaño bloque 64 bytes ( 2 4 palabras de 32 bits) campo palabra de 4 bits Nº de bloques en caché : 2 8 bloques Nº de bloques en memoria principal : 2 14 bloques Entonces tendremos los siguientes formatos : Directa : Etiqueta 6 bits Bloque 8 bits Palabra 4 bits Asociativa : Etiqueta 14 bits Palabra 4 bits Asociativa por conjuntos de 2 bloques Etiqueta 7 bits Conjunto 7 bits Palabra 4 bits Vamos a ver la evolución de la caché al ejecutar el programa anterior en los tres supuestos: Directa: Bloques C 0D 0D 0D C 0D 0D FC Se producen 3 faltas frías y 7 faltas por conflicto. Asociativa: en este caso si partimos de la caché vacía se producen 10 faltas frías. Asociativa por conjuntos de 2 vias: Conjunto C 1ª 1ª 1ª 1ª 1ª 1ª 1ª 30 2ª 2ª 2ª 2ª 2ª 7C A 1A 1A B 0B 0B E 0E 0E En este caso tenemos 4 faltas frías y 6 faltas por conflicto.
4 9.- Se dispone de un computador con memoria principal de 16 Mpalabras y tiempo de acceso de 100 ns y una memoria caché con organización asociativa por conjuntos con las siguientes características: tiempo de acceso 40 ns, 512 conjuntos, 2 bloques por conjunto, 4 palabras por bloque, política de reemplazo FIFO, lectura siempre a través de la caché y postescritura con ubicación en escritura (escribe primero en la caché y cuando se desaloja el bloque escribe en memoria principal). En un instante determinado se empieza a ejecutar el siguiente fragmento de programa: ADD (R1),(R2) INC R2 ADD (R1),(R2) CALL RUTINA... RUTINA: PUSH R3 En ese instante inicial el contenido de los registros y direcciones implicadas es el siguiente: R1= 0x808, R2= 0x814, R3= 0x52, PC= 0x10, SP= 0x1810, RUTINA= 0x1008 En ese instante el contenido de la caché es el siguiente: Conjunto 2 Conjunto 3 Conjunto 4 Conjunto 5 Etiqueta bloque 1 (*) 8 0 (*) 1 1 Etiqueta bloque 2 0 2(*) 2 3 (*) Donde (*) indica el bloque mas antiguo del conjunto. Generar la traza de este fragmento de programa. Indicar el tiempo que tarda en ejecutarse el fragmento de programa considerado, si tenemos en cuenta que el tiempo que tarda en ejecutar las instrucciones aritméticas es de 10 ns y que todas las instrucciones ocupan una palabra de memoria. A partir de los datos iniciales tendremos: Bloque: 4 palabras = 2 2 ; luego el campo de palabra es de 2 bits Cache: 512 conjuntos = 2 9 ; luego el campo de conjunto será de 9 bits Memoria principal: 16Mpalabras 2 24 palabras 2 22 bloques 2 13 bloques/conjunto ; luego el campo de etiqueta tiene 13 bits Etiqueta 13 bits Conjunto 9 bits Palabra 2 bits Vamos a ver como evoluciona la memoria caché al ir ejecutando el programa: Dirección Etiqueta Conjunto Palabra Acción PC Leer instrucción Leer operando (r1) 011
5 Leer operando (r2) Escribir resultado (r1) Leer instrucción Leer instrucción Leer operando (r1) Leer operando (r2) Escribir resultado Leer instrucción F Guardar PC en pila Leer instrucción E Guardar R3 en pila Conjuntos Inic F E L L L E L L L L E L E L E Para la segunda pregunta tendremos: Instrucción Dirección Acción Tiempo Observaciones ADD Leer instrucción Leer operando (r1) Leer operando (r2) 40 Sumar Escribir resultado (r1) 40 INC Leer instrucción 40 Incrementar 10 ADD Leer instrucción Leer operando (r1) Leer operando (r2) 40 Sumar Escribir resultado 40 CALL 013 Leer instrucción F Guardar PC en pila 40 Fallo (+) PUSH Leer instrucción 40 Fallo E Guardar R3 en pila 40 Total 550 ns ns
6 (+) Suponemos que en 100 ns se reescribe el bloque descargado en la memoria principal, en otros 100 ns se carga el bloque de memoria principal en la cache. Y luego se vuelve a leer la palabra de nuevo.
7 10.- Sea un sistema dotado de memoria cache de código de 8Kpalabras con correspondencia asociativa por conjuntos de dos bloques y 512 bloques de capacidad. El tiempo de acceso a la memoria principal es de 1 μs y el de acceso a la cache de 100 ns. En este sistema se ejecuta un programa cuyo código se extiende desde la dirección 00400H hasta la 03500H. En este programa existen dos bucles anidados; el mas interno se ejecuta 10 veces y comprende desde la dirección 012FDH a la 014E0H; el bucle exterior se ejecuta 2 veces y sus instrucciones se encuentran entre las direcciones 00F00H y 030F0H. Dentro del bucle mas interno se accede a 5 variables dos veces y al principio se accede a estas variables una sola vez. Suponiendo que el código es lineal: Cuánto tiempo se empleará en la ejecución del programa si no está instalada la memoria cache? Calcular el índice de aciertos para este programa cuando se instala una memoria cache con el algoritmo FIFO Cuánto tiempo se empleará en leer las instrucciones del programa con la cache instalada? Tenemos 256 conjuntos y bloques de 16 palabras, como las direcciones de memoria principal son de 20 bits, las direcciones de memoria tienen el siguiente formato: Etiqueta (8 bits) Conjunto (8 bits) Palabra (4 bits) La estructura del programa es la siguiente: Inicio: Bucle: Bucle1: Fin Bucle1 Fin Bucle Fin 00400H EFFH 00F00H FCH 012FDH --(10 veces) E0H 014E1H ---(2 veces)-- 030F0H 030F1H H El número de instrucciones a ejecutar es: Parte A: Parte B Parte C Parte D Parte E De 00400H a 00EFFH tenemos : 11x 256 = 2816 instrucciones De 00F00H a 012FCH tenemos : 3FCH = 1020 instrucciones De 012FDH a 014E0H tenemos : 1E3H = 483 instrucciones De 014E1H a 030F0 tenemos : 1C0FH = 7183 instrucciones De 030F1H a 03500H tenemos : 40FH = 1039 instrucciones
8 En total tendremos: x( x ) = instrucciones Además tenemos accesos a la memoria para leer las variables, el total de accesos por datos es : x5x2 = 105 accesos a memoria. El nº total de accesos a memoria principal es de por tanto el tiempo total es µseg. Para el segundo punto vamos a comprobar la evolución de la memoria caché al ejecutar el programa: Conjunto Parte A Parte B Parte C Parte D Parte B2 Parte C2 Parte D2 Parte E F F F E 4F EF F FF Fallos Al comenzar a ejecutar el programa se producen fallos por inicialización hasta llenar la caché (512 fallos). En ese momento se ha ejecutado hasta la instrucción 023FF, a partir de
9 ahí se producen fallos por conflicto que pondremos en las columnas sucesivas. Al final del bucle externo tendremos en la caché la situación indicada en la segunda columna. El nº total de fallos es de 949 Nº de referencias = Indice de aciertos = ( )/29921 = 0,97 En cuanto a la tercera pregunta el tiempo requerido será: 896 * 1 μs * 100ns = 3888,1 μs
10 11.- Un computador tiene una memoria principal de 64Kpalabras de 16 bits. También tiene una memoria caché totalmente asociativa de 2Kpalabras y 256 palabras por bloque. Suponemos que la caché está inicialmente vacía y que el algoritmo de reemplazo es MRU (Most Recently Used, más recientemente usado). Suponemos que la CPU ejecuta un bucle 5 veces, en el que accede a 2301 palabras, desde la dirección 0 a la Si la caché es 7 veces más rápida que la memoria principal, se pide: a) Formato de direcciones de memoria. b) Calcular el tiempo que se tarda en realizar estos accesos a memoria principal si el computador no tuviera memoria caché. c) Evolución de la memoria caché al ejecutar los bucles. d) Calcular cuántos fallos de caché se producen y sus causas e) Si cada vez que se produce un fallo primero se mueve el bloque completo de memoria principal a memoria caché y luego se lee el dato de la caché, calcular el tiempo que tarda la CPU en realizar estos accesos a memoria. Problemas de estructura y tecnología de computadores. S. Dormido y otros prob a) Las direcciones son de 16 bits al tener 64 Kpalabras. El campo de palabra es de 8 bits porque cada bloque tiene 256 palabras. La memoria principal tiene 256 bloques, por tanto el campo de etiqueta es de 8 bits. Etiqueta (8 bits) Palabra (8 bits) b) Si el tiempo de acceso a caché t c, a memoria principal será de 7 t c. Por lo que el tiempo total será : 2301x7 t c x5 c) Vamos a construir una tabla auxiliar para ver los bloques que intervienen en el bucle. Direcciones en decimal Direccional en hexadecimal Etiqueta de bloque FF FF FF FF FF FF FF FF FF 08 La caché tiene 8 bloques (2Kpalabras/256 palabras/bloque). Su evolución es la siguiente: Bloque caché Bucle 1 Bucle 2 Bucle 3 Bucle 4 Bucle ¾ / / / /
11 En el bucle 1 al llegar el bloque 8 desaloja al último que se ha usado que es el 7. En los demás bucles el problema es similar. d) Según la tabla anterior se producen 8 fallos en frío y 5 fallos por capacidad. e) En cada acceso fallido se tiene que cargar la caché con el bloque en cuestión y luego se vuelve a acceder a la caché para leer la palabra. Tendremos pues dos componentes en el tiempo total: Tiempo de lectura de las 2301x5 palabras en caché = 2301x5xt c Tiempo de carga de los bloques en cache = 13x256x7t c Tiempo total = (2301x5 + 13x256)xt c
12 12.- Un computador tiene una memoria principal de 32Kpalabras de 16 bits. Tiene también una cache de 4K palabras dividida en conjuntos de 4 bloques con 64 palabras por bloque. Suponemos que la cache está inicialmente vacía. El procesador lee palabras de las posiciones 0, 1, 2,, 4351 en este orden. Entonces repite esta secuencia de lectura 9 veces mas. La cache es 10 veces mas rápida que la memoria principal. Estime la mejora resultante por el uso de la memoria cache, suponiendo una política LRU de reemplazo de bloques. Problemas de estructura y tecnología de computadores. S. Dormido y otros prob. 2-8 El tamaño del bloque es de 64 palabras = 2 6 ; luego el campo de palabra es de 6 bits. La caché tiene 4K palabras = 2 12 ; luego tiene 64 bloques y 16 conjuntos; por tanto el campo de conjunto tiene 4 bits. La memoria principal tiene 32K palabras = 2 15 ; luego tiene 512 bloques y 32 bloques por conjunto ; por tanto el campo de etiqueta es de 5 bits. El formato de direcciones será pues: Etiqueta (5 bits) Conjunto (4 bits) Palabra (6 bits) Si no tenemos instalada la memoria caché, llamando 10T al tiempo de acceso a memoria principal, tendremos que el tiempo que tarda en ejecutarse el programa es: T MP = 4352 x 10 x 10T = T Si tenemos memoria caché el tiempo total será el que corresponde a la lectura en memoria caché (suponemos que siempre lee de la caché), mas el tiempo de gestión de fallos. En este sentido podemos suponer que el tiempo de escritura del bloque en la caché se superpone con el de lectura en memoria principal y que el tiempo de búsqueda de etiquetas en la caché es despreciable al tratarse de memoria asociativa. Conjunto 0 Conjunto 1 Conjunto 2 Conjunto 3 B1 B2 B3 B4 etc 0 64/48 / /0/ / /32 1/65 65/ /1/ / /33 2/66 66/ /2/ / /34 3/67 67/ /3/ / /35 Conjunto 4 4
13 Conjunto Las 4352 primeras palabras corresponden a 68 bloques de la caché. Como la caché sólo tiene 64 bloques se llenarán todos ellos y además tendremos que efectuar las lecturas correspondientes a los bloques 64, 65, 66, 67. que reemplazarán a los bloques 0,1,2 y 3 de los conjuntos 0,1,2,3. Suponemos que el tiempo necesario para traer un bloque desde la memoria principal a la caché es la suma del tiempo empleado en traer cada una de las palabras del bloque. El tiempo empleado en este primer bucle será la suma del tiempo que se tarda en traer todos los bloques a la caché, mas el tiempo de lectura de cada palabra en la caché, menos el tiempo de las 68 primeras palabras de cada bloque cuya lectura se superpone con la escritura del bloque en la caché. Tendremos pues: T 1 = 4352 palabras x 10T/palabra palabras x 1T/palabra - 68 palabras x 1T/palabra = T Para los demás bucles como se producen 5 fallos de bloque en 4 conjunto tendremos: T 2 = 5x4x64 palabras x 10T/palabra x 1T/palabra 20 palabrasx 1T/palabra = T Por tanto en total T = T + 9x 17132T = T Luego la mejora total obtenida es ( ) / = casi un 54%
14 13.- Un computador tiene una memoria principal de 64Kpalabras de 16 bits y una caché de 8K palabras con correspondencia asociativa por conjuntos de 4 líneas de 16 palabras cada una. La CPU ejecuta un programa que comienza en la dirección 4352 y termina en la dirección repitiendo la secuencia del programa 5 veces mas. Teniendo en cuenta que el algoritmo de reemplazo es el FIFO y que la memoria principal tiene un tiempo de acceso de 200 ns y la caché de 40 ns y además está vacía inicialmente. Se pide: a) Calcular el nº de bits que utiliza cada campo del registro de direcciones de la memoria principal. b) Calcular el nº de palabras que tiene el programa c) Calcular la cantidad de bloques que tiene el programa y los números de bloque que le corresponden en la memoria principal. d) Calcular la dirección de inicio y la dirección final de los primeros y los dos últimos bloques del programa, tal y como se encuentra ubicado en memoria principal. e) Calcular la correspondencia entre cada bloque de la memoria principal y el conjunto de la caché. f) Calcular el tiempo que tarda en ejecutarse el programa si no hubiera memoria caché. g) Calcular el tiempo que tarda en ejecutarse el programa con memoria caché. h) Calcular el % de mejora que supone la utilización de memoria caché. Nota: La primera palabra de cada bloque se transmite directamente a la CPU a la vez que se transmite el bloque entero a la memoria caché. Estructura de computadores A. Soriano y otros pag. 168 a) Tenemos 16 palabras por bloque luego el campo de palabra es de 4 bits. El nº de bloques de la caché es de 2 13 /16 = 2 9 = 512. Luego el nº de conjunto es de 128 y por tanto el campo de conjunto es de 7 bits. Por último, el nº de bloques de memoria principal es 2 16 /16 = 2 12 y a cada conjunto le corresponden 32 bloques por lo que el campo de etiqueta es de 5 bits. Etiqueta (5 bits) Conjunto (7 bits) Palabra (4 bits) b) Comienza en la 4352 y termina en la por tanto son 8240 palabras c) La dirección inicial es 4352 que es la palabra 0 del bloque 272 (dividiendo 4352 entre 16 se obtiene de cociente 272 y de resto 0). La dirección final es que es la palabra 15 del bloque 786. En total tiene 515 bloques. d) Las direcciones pedidas son: inicio 272 = nº bloque X 16 = 272 x16 = 4352 final 272 = nº bloque x = 272x16+15 = 4367 inicio 273 = 4368 final 273 = 4383 inicio 785 = final 785 = inicio 786 = final 786 = 12591
15 e) La correspondencia es asociativa por conjuntos luego a cada bloque de memoria principal se le asocia un bloque del conjunto que se obtiene calculando el resto de la división entera del nº de bloque de memoria principal y 128. f) En ausencia de caché el tiempo será = 8240x6x200 = ns = ms g) Tenemos que calcular los fallos de bloque al ejecutar el programa. En el primer bucle se rellena la caché como se indica en la primera columna de la tabla siguiente: Conjunto Bucle1 Bucle 2 Bucle 3 Bucle 4 Bucle 5 Bucle / / /272/ / / / / /273/ / / / / /274/ / / donde vemos que se comienza a llenar por el bloque 272 en el conjunto 16 y llena la cache totalmente y produce 3 fallos por conflicto en los bloques 784,785 y 786.
16 En el bucle 2 y los siguientes tenemos 5 fallos de bloque en 3 conjuntos. Por lo tanto los tiempos empleados serán : T 1 = T fallos + T aciertos = 8240 x 200 ns + (8240 x 40 ns 515x40 ns) = 1,957 ms T 2 = T fallos + T aciertos = 5 x 3 x 16 x 200 ns + (8240 x 40 ns -5 x 3 x 40 ns) = 377μs Luego en total T = T 1 + 5xT 2 = ms h) Luego el porcentaje de mejora es ( )/9.888 = o sea el 61,1%
Ejercicios del tema 5. Jerarquía de de Memoria
Ejercicios del tema 5. Jerarquía de de Memoria Ejercicio 1. Considere un computador de 32 bits con una caché de 64 KB asociativa por conjuntos de 4 vías y un tiempo de acceso de 4 ns. El tamaño de la línea
Más detallesMemoria virtual Ejercicios resueltos
Memoria virtual Ejercicios resueltos Ejercicio 1. Sea un computador de 20 bits con memoria virtual paginada con páginas de 1 KB y un total de memoria física de 256 KB. Se pide, de forma razonada y breve:
Más detallesProblemas de estructura y tecnología de computadores Hoja 6: Temas 12, 13 y 14
Problemas de estructura y tecnología de computadores Hoja 6: Temas 12, 13 y 14 1) Diseñar una memoria de 640 Kbytes (512Kbytes de RAM y 128 Kbytes de ROM) accesible a nivel de byte, empleando chips de
Más detallesCPU MEMORIAS CACHE. Memorias caché. Memoria caché = memoria de tamaño pequeño y acceso rápido situada entre la CPU y la memoria principal.
MEMORIAS CACHE Memoria caché = memoria de tamaño pequeño y acceso rápido situada entre la CPU y la memoria principal. Tiempo ciclo memoria > tiempo de ciclo del procesador la CPU debe esperar a la memoria
Más detallesCaché. Matías Barbeito Organización del computador 1 2 cuatrimestre 2011
Caché Matías Barbeito Organización del computador 1 2 cuatrimestre 2011 Ciclo de ejecución 1. Busco próxima instrucción 2. Incremento el PC 3. Decodifico 4. Busco operandos 5. Ejecuto 6. Guardo resultados
Más detallesPROBLEMAS TEMA 2: Unidad de memoria Problemas propuestos en examen ORGANIZACIÓN DE MEMORIA
PROBLEMAS TEMA 2: Unidad de memoria Problemas propuestos en examen ORGANIZACIÓN DE MEMORIA PROBLEMA 2.13 Indicar si las siguientes afirmaciones son verdaderas o falsas. Para diseñar un módulo de memoria
Más detallesEjercicios de Arquitectura de Computadoras
Ejercicios Arquitectura Computadoras José Garzía 9 En este tipo ejercicios bemos tener siempre presentes estas tres ecuaciones: MP ( en Memoria Principal ) Cantidad en la Memoria Principal por Cantidad
Más detallesPráctica 5 - Memoria Cache
Práctica 5 - Memoria Cache Organización del Computador 1 Verano 2008 Aclaración: siempre que se informa del tamaño de una memoria cache o de una línea, se está haciendo referencia a la capacidad útil de
Más detallesEjercicios Jerarquía de Memoria
Ejercicios Jerarquía de Memoria Grupo ARCOS Estructura de Computadores Grado en Ingeniería Informática Universidad Carlos III de Madrid Contenidos 1. Memoria caché CPU cache Memoria principal 2. Memoria
Más detallesLa solución es colocar un memoria más pequeña y rápida entre la CPU y la memoria principal.
Lo ideal sería hacer la memoria principal con la misma tecnología que los registros internos de la CPU por su gran velocidad. Esto no es posible por su elevado coste. La solución es colocar un memoria
Más detallesTema 5 (III) Jerarquía de Memoria
Grupo ARCOS Tema 5 (III) Jerarquía de Memoria Estructura de Computadores Grado en Ingeniería Informática Contenidos 1 Tipos de memoria 2 Jerarquía de memoria 3 Memoria principal 4 Memoria caché 5 Memoria
Más detallesArquitectura de Computadores Problemas (hoja 4). Curso
Arquitectura de Computadores Problemas (hoja 4). Curso 2006-07 1. Sea un computador superescalar similar a la versión Tomasulo del DLX capaz de lanzar a ejecución dos instrucciones independientes por ciclo
Más detallesSoluciones a los problemas impares. Tema 5. Memorias. Estructura de Computadores. I. T. Informática de Gestión / Sistemas
Tema 5. Soluciones a los problemas impares Estructura de Computadores I. T. Informática de Gestión / Sistemas Curso 28-29 Tema 5 Hoja: 2 / 36 Tema 5 Hoja: 3 / 36 Base teórica La memoria es el lugar en
Más detallesClase Práctica Memoria Caché
Organización del Computador 1 Facultad de Ciencias Exactas y Naturales Universidad de Buenos Aires 26 de Octubre de 2010 Clase Práctica Memoria Caché Qué es la memoria caché? En el sentido general, un
Más detallesEJERCICIOS DEL TEMA 4
Computación de Altas Prestaciones 1 EJERCICIOS DEL TEMA 4 SISTEMAS MULTIPROCESADOR (MEMORIA COMPARTIDA) 1. Se diseña un procesador con un único nivel de memoria caché con tasa de fallos del 6% y tamaño
Más detallesEJERCICIOS DE MEMORIA:
EJERCICIOS DE MEMORIA: 1) Un sistema realiza una gestión de memoria virtual mediante paginación por demanda, con la memoria dividida en cinco marcos de 512 posiciones cada uno. En un momento determinado,
Más detallesArquitectura de Computadoras
Arquitectura de Computadoras Clase 7 Memoria Sistema de Memoria Los programadores desean acceder a cantidades ilimitadas de memoria rápida!! Solución práctica: Jerarquía de memoria organizada en niveles
Más detallesClase Práctica - caché
Clase Práctica - caché Organización del Computador 1 Mariano Moscato - Verano 010 Ejercicio 1 1 Una computadora utiliza una caché de correspondencia directa de 3 líneas de 16 palabras cada una. La memoria
Más detallesARQUITECTURA DE COMPUTADORES. 2º INGENIERÍA INFORMÁTICA. SOLUCIONES Problemas de Gestión de Memoria Etiqueta Índice byte
ARQUITECTURA DE COMPUTADORES 2º INGENIERÍA INFORMÁTICA SOLUCIONES Problemas de Gestión de Memoria 1 Antes de ver en qué entradas de la memoria caché van a ir los bloques asociados a las referencias que
Más detallesARQUITECTURA DE COMPUTADORES. 2º INGENIERÍA INFORMÁTICA. SOLUCIONES EJERCICIOS BOLETÍN TEMA 3 (Gestión de Memoria). Curso 04/05.
ARQUITECTURA DE COMPUTADORES 2º INGENIERÍA INFORMÁTICA SOLUCIONES EJERCICIOS BOLETÍN TEMA 3 (Gestión de Memoria) Curso 04/05 1 Antes de ver en qué entradas de la memoria caché van a ir los bloques asociados
Más detallesPROBLEMAS TEMA 1: Estructuras de interconexión de un computador
PROBLEMAS TEMA 1: Estructuras de interconexión de un computador Problemas propuestos en examen PROBLEMA 1. Una CPU que emplea un tamaño de palabra de 16 bits tiene un repertorio de 16 instrucciones con
Más detallesTest: Conteste exclusivamente en HOJA DE LECTURA ÓPTICA. No olvide marcar que su tipo de examen es C
MATERIAL PERMITIDO: los libros Estructura y tecnología de computadores y Problemas de estructura y tecnología de computadores, ed. Sanz y Torres, y calculadora. NO SE PERMITEN FOTOCOPIAS. INSTRUCCIONES:
Más detallesJerarquía de memoria y memoria caché Ejercicios resueltos
Jerarquía de memoria y memoria caché Ejercicios resueltos Ejercicio 1. Sea un computador de 32 bits con una memoria caché de 256 KB, líneas de 64 bytes y un tiempo de acceso de 5 ns. La caché es asociativa
Más detalles4. Cuánta memoria puede direccionar con registros de 16 bits si la palabra es de 20 bits? Respuesta: Se puede direccionar 2 20 = 1Mb.
. Explique la diferencia entre direccionamiento lógico y físico. 2. Explique la diferencia entre fragmentación interna y externa. 3. Cuánta memoria puede direccionar con una palabra de 6 bits.? Respuesta:
Más detallesEstructura de Computadores
Estructura de Computadores Tema 5 Jerarquía de memoria Departamento de Informática Grupo de Arquitectura de Computadores, Comunicaciones y Sistemas UNIVERSIDAD CARLOS III DE MADRID Contenido Tipos de memoria
Más detallesEjercicio 1) Un sistema realiza una gestión de memoria virtual mediante
Ejercicio 1) Un sistema realiza una gestión de memoria virtual mediante paginación por demanda, con la memoria dividida en cinco marcos de 512 posiciones cada uno. En un momento determinado, se encuentran
Más detallesQUÉ ES LA MEMORIA CACHÉ?
QUÉ ES LA MEMORIA CACHÉ? Es una memoria de acceso rápido que se encuentra entre la CPU y la MEMORIA PRINCIPAL El ser pequeña y rápida es muy útil para acceder a datos o instrucciones recientemente accedidas
Más detallesUniversidad Euskal Herriko del País Vasco Unibertsitatea Arquitectura de Computadores I Sistema de memoria 1
Arquitectura I Sistema de memoria 1 1. En un espacio de direcciones de 64 Kbytes deben colocarse los s de memoria que se indican. Suponer que el direccionamiento de la memoria se hace al byte. Dibujar
Más detallesMicroprocesadores para comunicaciones. Escuela Técnica Superior de Ingenieros de Telecomunicación. Organización y estructura de las memorias caché
Microprocesadores para comunicaciones Escuela Técnica Superior de Ingenieros de Telecomunicación Organización y estructura de las memorias caché Índice Introducción Niveles de jerarquía de memoria Principio
Más detallesTema II. Unidad de memoria
Tema II Unidad de memoria 2 Unidad de memoria 2.1 Definiciones y conceptos básicos 2.1.1 Localización 2.1.2 Capacidad 2.1.3 Unidad de transferencia 2.1.4 Método de acceso 2.1.5 Tipos físicos 2.1.6 Características
Más detallesUNIVERSIDAD CARLOS III DE MADRID DEPARTAMENTO DE INFORMÁTICA GRADO EN INGENIERÍA INFORMÁTICA. ESTRUCTURA DE COMPUTADORES
Ejercicio 1 Los siguientes números se encuentran representados en complemento a dos utilizando 6 bits. Indique su correspondiente valor decimal: a) 010011 b) 100111 Ejercicio 3 Dada la siguiente expresión
Más detallesTema 5. El sistema de memoria
Soluciones a los problemas impares Tema 5. Arquitectura de Computadores Curso 009-010 Tema 5: Hoja: / 36 Tema 5: Hoja: 3 / 36 Base teórica es el lugar donde residen los programas y datos ya que según la
Más detallesSistemas Operativos. Trabajo Práctico N ō 6
Departamento de Ciencias e Ingeniería de la Computación Ingeniería en Computación Ingeniería en Sistemas de Información Sistemas Operativos Segundo Cuatrimestre de 2017 Trabajo Práctico N ō 6 1. Problemas
Más detallesAsignatura: ASSEMBLER INF-153 LABORATORIO 1
UNIVERSIDAD MAYOR DE SÁN ANDRES FACULTAD DE CIENCIAS PURAS Y NATURALES CARRERA DE INFORMÁTICA Asignatura: ASSEMBLER INF-153 LABORATORIO 1 Catedrático: Ms.C. Carlos Mullisaca Choque 12 de agosto de 2009
Más detallesTema II. Unidad de memoria
Tema II Unidad de memoria 2.1 Definiciones y conceptos básicos. 2.2 Jerarquía de memorias. 2.3 Memorias de semiconductor. 2.4 Memorias asociativas. 2.5 Memoria caché. 2.6 Discos magnéticos. 2.1 Definiciones
Más detallesResolución de los Ejercicios de la Hoja 4
Resolución de los Ejercicios de la Hoja 4 José Miguel Montañana Aliaga. Fernando Castro Rodríguez. Francisco Tirado Fernández. Dpto. de Arquitectura de Computadores y Automática Facultad de Informática.
Más detallesPrimera Parte (5 puntos)
15 de junio de 2010 Hoja: 1 / 13 Apellidos, nombre: Normas del examen: Los alumnos que hayan realizado los trabajos evaluables únicamente deberán realizar la primera parte del examen y obtener una nota
Más detallesLECCIÓN 1. DISEÑO DE SISTEMAS DE MEMORIA
SISTEMAS DE MEMORIA DEL COMPUTADOR LECCIÓN 1. DISEÑO DE SISTEMAS DE MEMORIA Departamento de Informática. Curso 2005-2006 1 CARACTERÍSTICAS GENERALES DE LA MEMORIA (I) Capacidad : Mide la cantidad de información
Más detallesEjercicios de multiprocesadores
Ejercicios de multiprocesadores J. Daniel García Sánchez (coordinador) David Expósito Singh Javier García Blas Óscar Pérez Alonso J. Manuel Pérez Lobato Arquitectura de Computadores Grupo ARCOS Departamento
Más detallesRespuestas al Problemario Memoria Cache
Respuestas al Problemario Memoria Cache 1. Para la traza de direcciones dada a continuación, calcule la tasa de aciertos suponiendo una memoria caché (mapeo directo) de cuatro líneas de ocho bytes de longitud
Más detallesMEMORIA EJERCICIO 1 EJERCICIO 2
MEMORIA EJERCICIO 1 Determinar el mapa de memoria de un procesador con 16 señales de bus de direcciones, una señal de asentimiento de bus de direcciones AS, una señal de lectura R, otra de escritura W
Más detallesEJERCICIOS RESUELTOS DEL TEMA 5
EJERCICIOS RESUELTOS DEL TEMA 5 MULTIPLICACIÓN 1.- Multiplicar los números 27 y -7 utilizando representación binaria en complemento a 2, con el mínimo número posible de bits y empleando el algoritmo apropiado.
Más detallesTema 5: Memorias. Índice Conceptos básicos Parámetros característicos Jerarquía de memoria Memoria principal Tecnologías Estructura Mapa de memoria
Tema 5: Memorias Índice Conceptos básicos Parámetros característicos Jerarquía de memoria Memoria principal Tecnologías Estructura Mapa de memoria Bibliografía Fundamentos de sistemas digitales Thomas
Más detallesRELACIÓN DE PROBLEMAS DE LÓGICA PROGRAMADA (TEMA 4)
RELACIÓN DE PROBLEMAS DE LÓGICA PROGRAMADA (TEMA 4) 1) Se ha escrito el programa adjunto en lenguaje ensamblador del microprocesador 8085. Sabiendo que se encuentra almacenado a partir de la posición 2000H
Más detallesCuál es la frecuencia de acceso de una memoria de acceso aleatorio con un tiempo de acceso de 80 nseg. y un tiempo de ciclo de 100 nseg.?.
Cuál es la frecuencia de acceso de una memoria de acceso aleatorio con un tiempo de acceso de nseg. y un tiempo de ciclo de nseg.?. f A Hz t 9 C seg Petición de lectura t A Información disponible t C Información
Más detallesPráctica 5 - Memoria
Práctica 5 - Memoria Organización del Computador 1 Primer Cuatrimestre 2011 Aclaración: siempre que se informa del tamaño de una memoria cache o de una línea, se está haciendo referencia a la capacidad
Más detallesIntroducción a la Computación. Capitulo 4 Memoria Cache
Introducción a la Computación Capitulo 4 Memoria Cache Características generales Ubicación Capacidad Unidad de transferencia Método de Acceso Prestaciones Dispositivo Físico Características Físicas Organización
Más detallesSistemas Electrónicos Digitales
Sistemas Electrónicos Digitales Universidad de Alcalá Curso Académico 2014/2015 Curso 3º Cuatrimestre 1º Ejercicio 1 Se dispone de chips de EEPROM de 2Kx8. Realice la ampliación a 8Kx8 manteniendo una
Más detallesARQUITECTURA DE COMPUTADORES. 2º INGENIERÍA INFORMÁTICA. Problemas de Gestión de Memoria.
ARQUITECTURA DE COMPUTADORES 2º INGENIERÍA INFORMÁTICA Problemas de Gestión de Memoria 1 Se tiene un procesador de tamaño de palabra 16 bits con un espacio de direcciones de 2 16 posiciones de memoria
Más detallesClase Práctica - caché
Clase Práctica - caché Organización del Computador 1 Verano 008 Ejercicio 1 1 Una computadora utiliza una caché de mapeo directo de 3 líneas de 16 palabras cada una La memoria principal mide 0 palabras
Más detallesEstructura de Computadores. 1. Ejercicios Resueltos 1.1. Tema 3. La unidad de memoria I. La memoria física
Estructura de Computadores Tema 3. La unidad de memoria I. La memoria física Características y clasificación general de las memorias. Diseño de una unidad de memoria. Estructura interna de la memoria estática.
Más detallesOrganización de Computadoras. Clase 10
Organización de Computadoras Clase 10 Temas de Clase Memoria Cache Memoria Externa Notas de Clase 10 2 Memoria Caché Históricamente CPU han sido más rápidas que las memorias. El aumento de circuitos que
Más detallesPráctica 8 - Performance
Práctica 8 - Performance Organización del Computador I Verónica Coy Departamento de Computación - FCEyN UBA 1 er cuatrimestre de 2016 Jerarquía de Memoria Hablemos sobre la memoria Caché... (1) Qué es
Más detallesSistema Operativo. Repaso de Estructura de Computadores. Componentes Hardware. Elementos Básicos
Sistema Operativo Repaso de Estructura de Computadores Capítulo 1 Explota los recursos hardware de uno o más procesadores Proporciona un conjunto de servicios a los usuarios del sistema Gestiona la memoria
Más detallesTema 4. Estructura de un ordenador elemental
Tema 4. Estructura de un ordenador elemental 4.1. Codicación interna de la información 4.2. Estructura funcional de un ordenador Arquitectura von Neumann Unidades funcionales Conexiones entre unidades
Más detallesIng. Carlos Bacalla Página 1 de 5
Memoria Caché 1. Introducción Ante la inmensa velocidad de los procesadores que a medida del tiempo se va incrementando, el límite es mayor entre la transferencia de la memoria principal (RAM) y el CPU;
Más detallesTrabajo Práctico Número 6
Página 1 de 6 Trabajo Práctico Número 6 Arquitectura de Computadoras 24/05/2014 Instrucciones Los problemas de ejercitación propuestos en el presente trabajo práctico pueden ser resueltos en forma individual
Más detallesArquitectura de Computadores II Clase #3
Clase #3 Facultad de Ingeniería Universidad de la República Instituto de Computación Curso 2010 Veremos Registros Repertorio de instrucciones Modos de direccionamiento El stack Formatos de datos Control
Más detallesOrganización de Computadoras. Clase 6
Organización de Computadoras Clase 6 Tema de Clase Ciclo de Instrucción Notas de Clase 6 2 Función de la computadora(1) Ejecutar programas El programa está compuesto de instrucciones almacenadas en memoria
Más detallesOrganización de computadoras. Clase 11. Universidad Nacional de Quilmes. Lic. Martínez Federico
Organización de computadoras Clase 11 Universidad Nacional de Quilmes Lic. Martínez Federico Qué vimos? Mascaras Qué vimos? Qué vimos? Mascaras Repeticiones controladas Qué vimos? Mascaras Repeticiones
Más detallesTrabajo Práctico Número 6 Arquitectura de Computadoras
Trabajo Práctico Número 6 Arquitectura de Computadoras http://www.herrera.unt.edu.ar/arqcom De qué trataba este TP? Memoria caché: Políticas de escritura: write-back, write-through Métricas de performance:
Más detallesARQUITECTURA DE SISTEMAS PARALELOS. 3º ITIS. PROBLEMA DE MEMORIA VIRTUAL.
Enunciado ARQUITECTURA DE SISTEMAS PARALELOS 3º ITIS PROBLEMA DE MEMORIA VIRTUAL Se supone un sistema basado en microprocesador cuya jerarquía de memoria tiene los siguientes parámetros: Memoria Virtual:
Más detallesEstructura de Computadores Ingeniería Técnica en Informática de Sistemas. BOLETIN 4: Memoria
BOLTIN : Memoria Nota: n aquellos problemas donde no se indique lo contrario debe suponerse que el espacio de direccionamiento es de K. P. Un sistema basado en un microprocesador dispone de s de K* y una
Más detallesORGANIZACIÓN DE LA MEMORIA CACHÉ Establecer la función de correspondencia que asigna a los bloques de la memoria principal en las posiciones definidas en la memoria caché Técnicas: Directa Totalmente asociativa
Más detallesGuía de ejercicios # 11 - Jerarquía de memoria
Guía de ejercicios # 11 - Jerarquía de memoria Organización de Computadoras 2017 UNQ Funciones de correspondencia Cuando la Unidad de Control pide una determinada celda, la memoria caché debe, en primer
Más detallesClase Práctica Memoria Caché
Organización del Computador 1 Facultad de Ciencias Exactas y Naturales Universidad de Buenos Aires 1 de Junio de 2010 Clase Práctica Memoria Caché Qué es la memoria caché? En el sentido general, un caché
Más detallesMemoria Caché. Organización de Computadoras Universidad Nacional de Quilmes
Memoria Caché Organización de Computadoras Universidad Nacional de Quilmes Durante la ejecución de un programa se accede a memoria con un criterio que no es aleatorio, pero tampoco absolutamente predecible.
Más detallesTema 6: Memoria virtual. Óscar David Robles Sánchez Sofía Bayona Beriso David Miraut Andrés Luis Rincón Córcoles
Tema 6: Memoria virtual Óscar David Robles Sánchez Sofía Bayona Beriso David Miraut Andrés Luis Rincón Córcoles Contenidos Introducción. Localización de páginas. Fallos de página. TLB. Gestión de fallos
Más detallesTEORÍA (5 puntos) Puntuación: Desplazamiento
No se considerarán como válidas las respuestas en las que no se justifiquen los cálculos realizados No se permite el uso de ningún tipo de documentación, ni de calculadora Sólo existe una única opción
Más detallesArquitectura de Computadores. Apellidos, Nombre:
No se considerarán como válidas las respuestas en las que no se justifiquen los cálculos realizados No se permite el uso de ningún tipo de documentación, ni de calculadora Sólo existe una única opción
Más detallesMemoria y caché. Organización del Computador I, verano de 2016
Organización del Computador I, verano de 2016 (2) El problema que nos ocupa hoy Tiempos de acceso en ciclos: Registro: 0-1 ciclos. Memoria: 50-200 ciclos. Disco: decenas de millones de ciclos. Dicho de
Más detallesProcedimiento para el diseño de un mapa de memoria de un sistema basado en microprocesador:
DISEÑO DE BLOQUES DE MEMORIA La ampliación de componentes es una característica del diseño y en el caso de las memorias tiene dos objetivos: Incrementar el tamaño de las palabras. Incrementar el número
Más detalles25 de junio de /1 APELLIDOS, NOMBRE:
25 de junio de 2001 1/1 APELLIDOS, NOMBRE: CUESTIONES (2,5 puntos) 1.- A partir de un sumador binario de 16 bits en exceso 2 15, diseñar un circuito que calcule la suma de un número de 16 bits representado
Más detallesDe qué hablamos cuando hablamos de Memoria Cache?
De qué hablamos cuando hablamos de Memoria Cache? Organización del computador I 1º Cuatrimestre 2008 13 Mayo María Elena Buemi Qué es la Memoria caché? De acceso rápido(costosa en $$) Interactúa entre
Más detallesEjercicios sobre gestión de memoria
Boletín 6 Ejercicios sobre gestión de memoria July 15, 2016 1. Sea un sistema que emplea un mecanismo de paginación para gestionar la memoria. Las páginas son de 2 KB y una entrada de la tabla de páginas
Más detallesMemoria Caché. 2do cuatrimestre de 2010
Memoria Caché 2do cuatrimestre de 21 caché? Origen? Cachet Jerarquía de memoria Tiempo de Acceso (ns) 12 1 8 6 4 2 Registro L1 L2 L3 RAM Cantidad de memoria (KB) 25 2 15 1 5 Registro L1 L2 L3 RAM Jerarquía
Más detallesMemoria Cache. Clase Práctica Organización del computador I 2º Cuatrimestre de octubre. María Elena Buemi
Memoria Cache Clase Práctica Organización del computador I 2º Cuatrimestre 2008 7 de octubre María Elena Buemi Qué es la Memoria caché? De acceso rápido(costosa en $$) Interactúa entre la CPU y la Memoria
Más detallesMemoriaCache. Clase Práctica Organización del computador I 1º Cuatrimestre de mayo. María Elena Buemi
MemoriaCache Clase Práctica Organización del computador I 1º Cuatrimestre 2009 19 de mayo María Elena Buemi POR QUÉ MEMORIA CACHE? De acceso rápido(costosa en $$) Interactúa entre la CPU y la Memoria Principal
Más detallesEnunciados de problemas. Tema 5. Memorias. Estructura de Computadores. I. T. Informática de Gestión / Sistemas
Enunciados de problemas Tema 5. Estructura de Computadores I. T. Informática de Gestión / Sistemas Curso 2008-2009 Tema 5 Hoja: 2 / 14 Tema 5 Hoja: 3 / 14 Base teórica La memoria es el lugar en el que
Más detallesOrganización lógica Identificación de bloque
Cómo se encuentra un bloque si está en el nivel superior? La dirección se descompone en varios campos: Etiqueta (tag): se utiliza para comparar la dirección requerida por la CPU con aquellos bloques que
Más detallesDiagrama a bloques de una computadora
Diagrama a bloques de una computadora Memoria Primaria Bus de Datos Bus de Dato s Bus de Direccione s Procesador Bus de Direcciones Memoria Secundaria Unidad de Control ALU Bus Interno Registros Bus de
Más detallesMapa de memoria. memoria CACHÉ
Mapa de memoria memoria CACHÉ Miguel Ángel Asensio Hernández, Profesor de Electrónica de Comunicaciones. Departamento de Electrónica, I.E.S. Emérita Augusta. 06800 MÉRIDA. Segmentación de la memoria Estructuración
Más detallesAnálisis de la Afirmación I organización 2D
Problemas TEMA 2 2.1.- Un sistema jerárquico de memoria tiene una memoria caché de 256 palabras con un tiempo de acceso de 10 nseg, y una memoria principal de 1024 Kpalabras con un tiempo de acceso de
Más detallesDIAGRAMA A BLOQUES DE UNA COMPUTADORA
DIAGRAMA A BLOQUES DE UNA COMPUTADORA BUS DE DATOS: Interconecta los dispositivos de entrada/salida, la memoria RAM y el CPU. BUS DE DIRECCIONES: Se utiliza para direccional las localidades de memoria
Más detallesTEMA 4 ESTRUCTURA VON-NEUMANN DEL COMPUTADOR DIGITAL
TEMA 4 ESTRUCTURA VON-NEUMANN DEL COMPUTADOR DIGITAL 1. ESTRUCTURA GENERAL DE UN COMPUTADOR VON-NEUMANN. Unidad de memoria (UM) Unidad Aritmético Lógica (UAL) Unidad de control (UC) Buses. Unidades de
Más detalles5.- Un computador tiene una unidad de memoria de 256 palabras y una memoria caché de 32 palabras. La memoria caché es totalmente asociativa, con un tamaño de partición de 8 palabras. Cuando se produce
Más detallesLABORATORIO DE COMPUTADORAS
U.N.J.U. F.I. INGENIERÍA INFORMÁTICA LABORATORIO DE COMPUTADORAS ARQUITECTURA BÁSICA DE LAS COMPUTADORAS TEMA: ARQUITECTURA Y MICROPROGRAMACIÓN Conceptos Básicos Computadora Digital: implica que la información
Más detalles2002 Junio - 2 ª semana
2002 Junio - 2 ª semana Test - Junio 2 ª semana: 1: Una memoria caché por correspondencia directa utiliza 8 palabras/bloque y su capacidad total son 1K palabras. La memoria principal tiene una capacidad
Más detallesBus de direcciones. Bus de datos
1) INTRODUCCIÓN A LA MÁQUINA SENCILLA La máquina sencilla (MS) es un computador concebido para fines exclusivamente didácticos. MS sólo dispone de dos bloques: Unidad Central de Proceso y memoria principal.
Más detallesSistema de memoria. Introducción
Sistema de memoria Introducción Memorias de acceso aleatorio: Apropiadas para la memorización a largo plazo de programas. Grandes y lentas. Organización: n: líneas de direcciones. m: tamaño de palabra.
Más detallesOrganización de computadoras. Clase 4. Universidad Nacional de Quilmes. Lic. Martínez Federico
Organización de computadoras Clase 4 Universidad Nacional de Quilmes Lic. Martínez Federico Memoria: Organización Lectura Escritura Direcciones Qué pasó? Qué pasó? Memoria: Organización Lectura Escritura
Más detallesTema 6 (II) Jerarquía de Memoria
Tema 6 (II) Jerarquía de Memoria Grupo ARCOS Estructura de Computadores Grado en Ingeniería Informática Universidad Carlos III de Madrid Contenidos 1. Memoria cache Introducción: Acceso a bloque y principio
Más detallesMemoria. Otros temas sobre cachés
Memoria Otros temas sobre cachés Otros temas 1. Estrategias de búsqueda de bloque. 2. Estrategias de reemplazo de bloque. 3. Cachés multinivel. Universidad de Sonora Arquitectura de Computadoras 2 Localizando
Más detallesGuía de ejercicios # 3 Memoria, Buses, Q2 y Accesos
Guía de ejercicios # 3 Memoria, Buses, Q2 y Accesos Organización de Computadoras 2018 UNQ Objetivos Que el estudiante pueda: Escribir un programa utilizando los elementos de Q2 (Modo de direccionamiento
Más detalles1) En un DLX con segmentación ejecutamos el siguiente fragmento de código:
Arquitectura e Ingeniería de Computadores. Examen Parcial (Problemas). 10/02/2009 1) En un DLX con segmentación ejecutamos el siguiente fragmento de código: ADDI r3,r0,#3 L1 : SUBD F2,F6,F8 SUBD F4,F8,F6
Más detallesMEMORIA CENTRAL. Memoria central. 1
Memoria central. 1 Tema 6 MEMRIA CENTRAL En este tema se pretende ver con más detalle, los aspectos concernientes a la organización de una memoria central, tanto a nivel lógico, como de hardware (conexiones).
Más detallesPROBLEMAS TEMA 1: Estructuras de interconexión de un computador
PROBLEMAS TEMA 1: Estructuras de interconexión de un computador Problemas propuestos en examen 1.1 Una CPU que emplea un tamaño de palabra de 16 bits tiene un repertorio de 16 instrucciones con un formato
Más detallesEjercicios de jerarquía de memoria
Ejercicios de jerarquía de memoria J. Daniel García Sánchez (coordinador) David Expósito Singh Javier García Blas Óscar Pérez Alonso J. Manuel Pérez Lobato Arquitectura de Computadores Grupo ARCOS Departamento
Más detalles