Clase Práctica - caché
|
|
- Salvador Salinas Bustamante
- hace 6 años
- Vistas:
Transcripción
1 Clase Práctica - caché Organización del Computador 1 Mariano Moscato - Verano 010 Ejercicio 1 1 Una computadora utiliza una caché de correspondencia directa de 3 líneas de 16 palabras cada una. La memoria principal mide 0 palabras y es direccionable a palabra. a) cuántas líneas posee la memoria principal? a cuántos bloques corresponde? La memoria posee 0 palabras. Cada línea de caché es de 16 ( 4 ) palabras, entonces la memoria tiene 0 = 16 líneas. 4 Por otro lado, la caché tiene 3 líneas por lo que la memoria estará dividida en bloques de 3 líneas. Si tenemos 16 líneas de memoria y bloques de 3 ( 5 ) líneas, tendremos 16 = 11 5 bloques de memoria. b) Mostrar el formato de una dirección de memoria vista desde la caché (tag, line, index). Cuáles de estos campos deben guardarse en la caché? Como la línea es de 16 palabras y se utiliza direccionamiento a palabra, el campo index tendrá 4 bits. Teniendo en cuenta que la caché tiene 3 líneas, el campo line tendrá 5 bits. Además sabemos que la memoria está dividida en 11 bloques, por lo que el campo tag tendrá 11 bits. Sólo debemos guardar el tag. tag line index 11 bits 5 bits 4 bits A modo de verificación notemos que la suma de los tamaños de los tres campos da veinte, que es justamente la cantidad de bits necesaria para asignar direcciones a este tipo de memoria (de 0 palabras con direccionamiento a palabra). c) En qué lugar de la caché se guarda la palabra que se encuentra en la dirección de memoria 0x0DB63? Mostrar cómo queda la caché al leer dicha dirección. Primero, analicemos la dirección 0x0DB63; que en binario sería Escribamos cómo ve esta dirección la caché: 1 Ejercicio 1 del capítulo 6, L. Null & J. Lobur, Essentials of Computer Organization and Architecture 1
2 tag line index x6D 0x16 0x3 Entonces, luego del pedido, la línea 0x16 de la caché corresponderá al bloque 0x6D. En el índice 3 de esa línea estará la palabra cuya dirección en memoria principal es 0x0DB63. Ejercicio Una computadora utiliza una caché asociativa de 64 líneas de 3 palabras. La memoria principal cuenta con 16 palabras y es direccionable a palabra. a) cuántas líneas posee la memoria principal? Cada línea tiene 3 palabras de largo. Entonces la cantidad de líneas de la memoria será 16 5 = 11 b) Mostrar el formato de una dirección de memoria vista desde la caché (tag, index). Cuáles de estos campos deben guardarse en la caché? La línea tiene 3 palabras; luego, alcanzan con cinco bits para el índice. En el punto anterior vimos que hay 11 líneas en memoria principal; entonces, bastan con once bits para el tag. tag index 11 bits 5 bits Ejercicio 3 del capítulo 6, L. Null & J. Lobur, Essentials of Computer Organization and Architecture
3 c) En qué lugar de la caché se guarda la palabra que se encuentra en la dirección de memoria 0xF8C9? Mostrar cómo queda la caché al leer dicha dirección. Como antes, comencemos por analizar la dirección 0xF8C9; en binario se escribe como Utilizando el punto anterior sabemos que para esta dirección el tag es 0x7C6 y que el index es 9. Entonces, luego de procesar el pedido de la palabra cuya dirección es 0xF8C9, la primer línea libre (o marcada como no válida) de la caché correspondería a la línea de memoria principal 0x7C6; donde la palabra pedida ocupa el lugar indicado por el índice 9. La siguiente figura muestra un ejemplo en el cual se asume que la caché estaba vacía antes de procesar el pedido. Ejercicio 3 3 Se tiene una computadora con 7 palabras de memoria principal. La caché tiene una capacidad total de 15 líneas de 64 palabras cada una. a) Mostrar el formato de una dirección de memoria para una caché asociativa por conjuntos de vias. La memoria tiene 7 palabras. Como cada línea tiene 64 palabras, la memoria tiene 7 = 1 líneas. La caché tiene 6 vias de 14 líneas cada una, entonces la memoria principal se encuentra dividida en 1 = 7 14 bloques. tag line index 7 bits 14 bits 6 bits b) Cómo queda cargada la caché al leer primero la posición de memoria 0x01178FC y luego 0x03178FC? 3 Ejercicio 5 del capítulo 6, L. Null & J. Lobur, Essentials of Computer Organization and Architecture 3
4 La primer dirección de memoria ( en binario) será interpretada por la caché como 0x01 (tag), 0x05E3 (conjunto), 0x3C (índice). Si en ese conjunto las dos vías estuvieran libres, la memoria caché podría quedar como se muestra en la siguiente figura. (Recordar que se carga toda la línea.) La segunda dirección de memoria ( en binario) será interpretada por la caché como 0x03 (tag), 0x05E3 (conjunto), 0x3C (índice). Siguendo con el ejemplo de la figura anterior, la caché cambiaría como se muestra a continuación. (Recordar que se carga toda la línea.) 4
5 Ejercicio 4 Una computadora trabaja con palabras e instrucciones (de tamaño fijo) de 64 bits, direcciones y registros de 3 bits y direccionamiento a palabra. Sea el programa mostrado a la derecha, que calcula el producto escalar de dos vectores (el tamaño de los vectores se indica en R4). Sabiendo que la etiqueta ciclo se encuentra cargada en la posición de memoria 0x F0, que las etiquetas de los vectores (v1 y v) se encuentran en la posición 0xF000 00F0 y 0xFFFF 00F0, y suponiendo que dicha computadora cuenta con una memoria caché de 16 KB para almacenar datos, analizar la tasa de aciertos para una caché de correspondencia directa con líneas de 8 palabras. ciclo: MOV R0,0 MOV R1,v1 MOV R,v MOV R3,0 ADD R3,[R1] MUL R3,[R] ADD R0,R3 MOV R3,0 INC R1 INC R DEC R4 JNZ ciclo Primero veamos cómo son los campos de acuerdo al tipo de caché con el que estamos trabajando. Como es una caché de correspondencia directa, cada dirección de memoria será interpretada utilizando los campos: tag, línea e índice. Como hay 3 palabras en cada línea y el procesador usa una dirección por palabra, alcanzarán 3 bits para el índice. Dado que la caché mide 16 KB, y cada palabra 8 bytes (64 bits), caben en ella 11 palabras. Como cada línea agrupa 3 palabras, en la caché caben 8 líneas. Luego, alcanzan con 8 bits para el campo línea. Entonces, como sabemos que las direcciones miden 3 bits, el campo tag deberá medir = 1 bits. Veamos ahora los pedidos a memoria que vamos a tener a medida que ejecutemos el programa. Comencemos por las instrucciones anteriores al ciclo. pedido vista caché resultado EC instrucción MOV R0, D 4 M ED instrucción MOV R1,v D 5 H EE instrucción MOV R,v D 6 H EF instrucción MOV R3, D 7 H Hasta aquí tenemos cuatro pedidos, de los cuales el primero es un miss, pero provoca que se cargue la línea correspondiente a los siguientes tres, que resultarán en sendos hits. La primera iteración del ciclo provoca los siguientes pedidos. pedido vista caché resultado F0 instrucción ADD R3,[R1] E 0 M 6 F000 00F0 dato 1E0000 1E 0 M F1 instrucción MUL R3,[R] E 1 M 8 FFFF 00F0 dato 1FFFE0 1E 0 M F instrucción ADD R0,R E M F3 instrucción MOV R3, E 3 H F4 instrucción INC R E 4 H F5 instrucción INC R E 5 H F6 instrucción DEC R E 6 H F7 instrucción JNZ ciclo E 7 H Si bien las ocho instrucciones del ciclo ocupan exactamente la línea de tag cero y número de línea 1E, el pedido de datos de las dos primeras instrucciones provocan que se desaloje (y se vuelva a alojar) dicha línea en dos oportunidades sucesivas. Por lo tanto, tenemos diez pedidos más, los que se reparten equitativamente entre hits y misses. La segunda iteración provocará estos pedidos: 5
6 pedido vista caché resultado F0 instrucción ADD R3,[R1] E 0 H 16 F000 00F1 dato 1E0000 1E 1 M F1 instrucción MUL R3,[R] E 1 M 18 FFFF 00F1 dato 1FFFE0 1E 1 M F instrucción ADD R0,R E M F3 instrucción MOV R3, E 3 H F4 instrucción INC R E 4 H F5 instrucción INC R E 5 H F6 instrucción DEC R E 6 H F7 instrucción JNZ ciclo E 7 H Esta configuración es casi idéntica a la anterior, la única diferencia es que el primer pedido no provoca un miss como antes debido a que la línea ya se encontraba en la caché (por el último pedido de la iteración anterior). Sin embargo, vuelve a repetirse el desalojo sucesivo de la línea 1E. Es fácil ver que esto ocurre porque los pedidos de datos corresponden a líneas con el mismo número de línea (1E) que las direcciones de las instrucciones. Dado que los datos pedidos se ubican en el primer índice de la línea y se van pidiendo secuencialmente, esta misma configuración se repetirá en las siguientes seis iteraciones del ciclo. La novena iteración provocará los siguientes pedidos. pedido vista caché resultado F0 instrucción ADD R3,[R1] E 0 H 96 F000 00F8 dato 1E0000 1F 0 M F1 instrucción MUL R3,[R] E 1 H 98 FFFF 00F8 dato 1FFFE0 1F 0 M F instrucción ADD R0,R E H F3 instrucción MOV R3, E 3 H F4 instrucción INC R E 4 H F5 instrucción INC R E 5 H F6 instrucción DEC R E 6 H F7 instrucción JNZ ciclo E 7 H A partir de esta iteración ya no tenemos el desalojo de la línea 1E, mencionado más arriba, y logramos aumentar la cantidad de hits a ocho de los diez pedidos que el ciclo realiza. Entonces: Si R4 = 1, la tasa de aciertos es de 8 14 ; Si 1 < R4 8, la tasa de aciertos es de 3+5+6(R4 1) 4+10(R4) ; Si 8 < R4 03, la tasa de aciertos es de (R4 8) 4+10(R4) ; Preguntas finales: a) Qué pasa si R4 es mayor a 03? b) Cómo cambiaría el resultado del ejercicio si se utilizara una caché asociativa por conjuntos de vías con líneas de 8 palabras y algoritmo de reemplazo LRU? 6
Caché. Matías Barbeito Organización del computador 1 2 cuatrimestre 2011
Caché Matías Barbeito Organización del computador 1 2 cuatrimestre 2011 Ciclo de ejecución 1. Busco próxima instrucción 2. Incremento el PC 3. Decodifico 4. Busco operandos 5. Ejecuto 6. Guardo resultados
Más detallesClase Práctica Memoria Caché
Organización del Computador 1 Facultad de Ciencias Exactas y Naturales Universidad de Buenos Aires 1 de Junio de 2010 Clase Práctica Memoria Caché Qué es la memoria caché? En el sentido general, un caché
Más detallesMemoria Cache. Clase Práctica Organización del computador I 2º Cuatrimestre de octubre. María Elena Buemi
Memoria Cache Clase Práctica Organización del computador I 2º Cuatrimestre 2008 7 de octubre María Elena Buemi Qué es la Memoria caché? De acceso rápido(costosa en $$) Interactúa entre la CPU y la Memoria
Más detallesESTRUCTURA DE COMPUTADORES PROBLEMAS DEL TEMA 1
7.- Un memoria tiene 16 Mbytes de capacidad con palabras de 32 bits y trabaja con una memoria caché de 256 Kb dividida en 256 bloques agrupados en conjuntos de 2. a. Cuántos bits hay en cada uno de los
Más detallesARQUITECTURA DE COMPUTADORES. 2º INGENIERÍA INFORMÁTICA. Problemas de Gestión de Memoria.
ARQUITECTURA DE COMPUTADORES 2º INGENIERÍA INFORMÁTICA Problemas de Gestión de Memoria 1 Se tiene un procesador de tamaño de palabra 16 bits con un espacio de direcciones de 2 16 posiciones de memoria
Más detallesEjercicios de Arquitectura de Computadoras
Ejercicios Arquitectura Computadoras José Garzía 9 En este tipo ejercicios bemos tener siempre presentes estas tres ecuaciones: MP ( en Memoria Principal ) Cantidad en la Memoria Principal por Cantidad
Más detallesOrganización de computadoras. Clase 11. Universidad Nacional de Quilmes. Lic. Martínez Federico
Organización de computadoras Clase 11 Universidad Nacional de Quilmes Lic. Martínez Federico Qué vimos? Mascaras Qué vimos? Qué vimos? Mascaras Repeticiones controladas Qué vimos? Mascaras Repeticiones
Más detallesRespuestas al Problemario Memoria Cache
Respuestas al Problemario Memoria Cache 1. Para la traza de direcciones dada a continuación, calcule la tasa de aciertos suponiendo una memoria caché (mapeo directo) de cuatro líneas de ocho bytes de longitud
Más detallesEjercicios Jerarquía de Memoria
Ejercicios Jerarquía de Memoria Grupo ARCOS Estructura de Computadores Grado en Ingeniería Informática Universidad Carlos III de Madrid Contenidos 1. Memoria caché CPU cache Memoria principal 2. Memoria
Más detallesMEMORIA EJERCICIO 1 EJERCICIO 2
MEMORIA EJERCICIO 1 Determinar el mapa de memoria de un procesador con 16 señales de bus de direcciones, una señal de asentimiento de bus de direcciones AS, una señal de lectura R, otra de escritura W
Más detallesTutorías con Grupos Reducidos (TGR) Parte 5: Memoria Virtual
Tutorías con Grupos Reducidos (TGR) Parte 5: Memoria Virtual ESTRUCTURA DE COMPUTADORES Grupo de Arquitectura de Computadores (GAC) Dyer Rolán García (GAC) Memoria Virtual Curso 20/202 / 43 Índice Introducción
Más detallesCPU MEMORIAS CACHE. Memorias caché. Memoria caché = memoria de tamaño pequeño y acceso rápido situada entre la CPU y la memoria principal.
MEMORIAS CACHE Memoria caché = memoria de tamaño pequeño y acceso rápido situada entre la CPU y la memoria principal. Tiempo ciclo memoria > tiempo de ciclo del procesador la CPU debe esperar a la memoria
Más detallesTrabajo Práctico Número 6 Arquitectura de Computadoras
Trabajo Práctico Número 6 Arquitectura de Computadoras http://www.herrera.unt.edu.ar/arqcom De qué trataba este TP? Memoria caché: Políticas de escritura: write-back, write-through Métricas de performance:
Más detallesBus de direcciones. Bus de datos
1) INTRODUCCIÓN A LA MÁQUINA SENCILLA La máquina sencilla (MS) es un computador concebido para fines exclusivamente didácticos. MS sólo dispone de dos bloques: Unidad Central de Proceso y memoria principal.
Más detallesClase Práctica Memoria Caché
Organización del Computador 1 Facultad de Ciencias Exactas y Naturales Universidad de Buenos Aires 26 de Octubre de 2010 Clase Práctica Memoria Caché Qué es la memoria caché? En el sentido general, un
Más detallesEjercicios del tema 5. Jerarquía de de Memoria
Ejercicios del tema 5. Jerarquía de de Memoria Ejercicio 1. Considere un computador de 32 bits con una caché de 64 KB asociativa por conjuntos de 4 vías y un tiempo de acceso de 4 ns. El tamaño de la línea
Más detallesArquitectura de Computadoras para Ingeniería
Departamento de Cs. e Ingeniería de la Computación Universidad Nacional del Sur Arquitectura de Computadoras para Ingeniería Ejercicios Trabajo Práctico N 7 Jerarquía de Memoria Primer Cuatrimestre de
Más detallesOrganización lógica Identificación de bloque
Cómo se encuentra un bloque si está en el nivel superior? La dirección se descompone en varios campos: Etiqueta (tag): se utiliza para comparar la dirección requerida por la CPU con aquellos bloques que
Más detallesMemoria Virtual. Ing. Jorge Castro-Godínez
Memoria Virtual Lección 7 Ing. Jorge Castro-Godínez MT7003 Microprocesadores y Microcontroladores Área de Ingeniería Mecatrónica Instituto Tecnológico de Costa Rica I Semestre 2014 Jorge Castro-Godínez
Más detallesArquitectura de Computadores. Apellidos, Nombre:
No se considerarán como válidas las respuestas en las que no se justifiquen los cálculos realizados No se permite el uso de ningún tipo de documentación, ni de calculadora Sólo existe una única opción
Más detallesMemoria Virtual. Memoria Virtual
Memoria Virtual DISEÑO DE SISTEMAS DIGITALES EL-3310 I SEMESTRE 2008 Memoria Virtual Define la relación entre memoria principal y memoria secundaria Permite crear la ilusión de una memoria principal de
Más detallesOrganización de Computadoras
Organización de Computadoras SEMANA 10 UNIVERSIDAD NACIONAL DE QUILMES Qué vimos? Mascaras Repeticiones controladas Arreglos Modo indirecto Q5 Hoy! Memorias: Características Memorias ROM Jerarquía de memorias
Más detallesSoluciones a los problemas impares. Tema 5. Memorias. Estructura de Computadores. I. T. Informática de Gestión / Sistemas
Tema 5. Soluciones a los problemas impares Estructura de Computadores I. T. Informática de Gestión / Sistemas Curso 28-29 Tema 5 Hoja: 2 / 36 Tema 5 Hoja: 3 / 36 Base teórica La memoria es el lugar en
Más detallesTaller de Caché. Organización del Computador 1. Verano 2016
Taller de Caché Organización del Computador 1 Verano 2016 1. Introducción El presente taller consiste en una serie de ejercicios en los cuales se deberá realizar el seguimiento del estado de diferentes
Más detallesIngeniería de Computadores I Primera Actividad Calificable
Ingeniería de Computadores I Primera Actividad Calificable www.matesfacil.com 31/03/2016 1 ÍNDICE ÍNDICE Índice 1. Problema 1 3 1.1. Enunciado............................................. 3 1.2. Solución..............................................
Más detallesFUNDAMENTOS DE COMPUTADORES 18 de junio de Examen parcial del 2º cuatrimestre.
FUNDAMENTOS DE COMPUTADORES 18 de junio de 2014. Examen parcial del 2º cuatrimestre. Nombre DNI Apellidos Grupo Ejercicio 1 (2.5 puntos) Para el computador MIPS estudiado en clase, responder a las siguientes
Más detallesEjercicios del Tema 3. Fundamentos de la programación en ensamblador
Ejercicios del Tema 3. Fundamentos de la programación en ensamblador Ejercicio 1. Escriba un programa en ensamblador del MIPS 32 para calcular la suma de los 100 primeros números naturales. El programa
Más detallesAdministración de memoria
DC - FCEyN - UBA Sistemas Operativos, 2c-2013 Responsabilidades de la unidad de gestión de memoria (MMU) Tipos de direcciones Problemas que debe manejar Capacidad de direccionamiento vs. capacidad de memoria
Más detallesTrabajo Práctico Número 6
Página 1 de 6 Trabajo Práctico Número 6 Arquitectura de Computadoras 24/05/2014 Instrucciones Los problemas de ejercitación propuestos en el presente trabajo práctico pueden ser resueltos en forma individual
Más detallesMemoria Cache. Departamento de Arquitectura de Computadores
Memoria Cache Departamento de Arquitectura de Computadores Índice Introducción. Conceptos básicos Características de los sistemas de memoria Jerarquías de memoria Memoria Principal Características físicas
Más detallesSOLUCIONES. DURACIÓN: Dispone de 120 minutos para realizar el examen.
1 2 3 test extra NOTA Fundamentos de los Sistemas Operativos Examen de convocatoria extraordinaria 27 de junio de 2014 SEGUNDA PARTE Nombre y apellidos SOLUCIONES DURACIÓN: Dispone de 120 minutos para
Más detallesSistemas de Representación. Organización del Computador 1 Verano 2016
Sistemas de Representación Organización del Computador 1 Verano 2016 Los computadores comprenden el lenguaje de los números La organización de un computador depende (entre otros factores) del sistema de
Más detallesOrganización de computadoras. Clase 4. Universidad Nacional de Quilmes. Lic. Martínez Federico
Organización de computadoras Clase 4 Universidad Nacional de Quilmes Lic. Martínez Federico Memoria: Organización Lectura Escritura Direcciones Qué pasó? Qué pasó? Memoria: Organización Lectura Escritura
Más detallesMemoria. Organización de memorias estáticas.
Memoria 1 Memoria Organización de memorias estáticas. 2 Memoria En memoria físicas con bus de datos sea bidireccional. 3 Memoria Decodificación en dos niveles. 4 Necesidad de cantidades ilimitadas de memoria
Más detallesMEMORIA CACHÉ PRINCIPIOS BASICOS
MEMORIA CACHÉ PRINCIPIOS BASICOS El objetivo de la memoria cache es lograr que la velocidad de la memoria sea lo mas rapida posible, consiguiendo al mismo tiempo un tamaño grande al precio de memorias
Más detallesResolución de los Ejercicios de la Hoja 4
Resolución de los Ejercicios de la Hoja 4 José Miguel Montañana Aliaga. Fernando Castro Rodríguez. Francisco Tirado Fernández. Dpto. de Arquitectura de Computadores y Automática Facultad de Informática.
Más detallesEstructura de Computadores. 1. Ejercicios Resueltos 1.1.
Estrctra de Comptadores Tema. La nidad de memoria II. La memoria virtal Localidad de referencia. Definición de memoria cache. Estrategias de mapeado: directo, asociativo y asociativo por conjntos. Algoritmos
Más detallesJerarquía de memoria - Motivación
Jerarquía de memoria - Motivación Idealmente uno podría desear una capacidad de memoria infinitamente grande, tal que cualquier. palabra podría estar inmediatamente disponible Estamos forzados a reconocer
Más detallesArquitectura de Computadores II Clase #7
Arquitectura de Computadores II Clase #7 Facultad de Ingeniería Universidad de la República Instituto de Computación Curso 2010 Veremos Memoria virtual 1 Recordemos: Jerarquía de Memoria Registros Instr.
Más detallesTema 6 (II) Jerarquía de Memoria
Tema 6 (II) Jerarquía de Memoria Grupo ARCOS Estructura de Computadores Grado en Ingeniería Informática Universidad Carlos III de Madrid Contenidos 1. Memoria cache Introducción: Acceso a bloque y principio
Más detallesMemoria virtual Ubicación de bloque en paginación
Ubicación de bloque en paginación Dónde puede ubicarse un bloque en memoria principal? Los sistemas operativos permiten que los bloques se coloquen en cualquier parte de la memoria principal (totalmente
Más detallesEJERCICIOS DE FICHEROS:
EJERCICIOS DE FICHEROS: 1) Dada la siguiente tabla de asignación de bloques a ficheros, y los datos que nos indican el primer bloque que tiene asignado cada fichero. Obtener el intervalo en el que se encontrará
Más detallesPráctica 4 - Arquitectura CPU
Práctica 4 - Arquitectura CPU Organización del Computador 1 1er. Cuatrimestre 2006 Programación en Assembler Ejercicio 1 Dados los siguientes valores de la memoria y del registro R0 de la arquitectura
Más detallesUniversidad Central de Venezuela. Facultad de Ciencias. Escuela de Computación. Proyecto #1 (Simulación de caché)
Universidad Central de Venezuela Facultad de Ciencias Escuela de Computación Organización y Estructura del Computador 2 Proyecto #1 (Simulación de caché) Resumen: En este proyecto, usted deberá implementar
Más detallesOrganización del Computador 1 Memoria Cache
Organización del Computador 1 Memoria Cache Departamento de Computación Facultad de Ciencias Exactas y Naturales Universidad de Buenos Aires 2011 Memorias: Evolución Memoria cache Pioneros: Maurice Wilkes
Más detallesEjercicios de jerarquía de memoria
Ejercicios de jerarquía de memoria J. Daniel García Sánchez (coordinador) David Expósito Singh Javier García Blas Óscar Pérez Alonso J. Manuel Pérez Lobato Arquitectura de Computadores Grupo ARCOS Departamento
Más detallesOrganización del Computador. Memorias
Organización del Computador Memorias Jerarquía de las memorias Jerarquía de memorias en un Pentium Métricas de las memorias Capacidad de almacenamiento: en bytes o múltiplos (kb, MB, TB) Tiempo de acceso:
Más detallesTema 5: Memorias. Espacio reservado para notas del alumno
Tema 5: Memorias S Definiciones S Parámetros característicos S Jerarquía de memoria S Dispositivos de almacenamiento S Clasificación S Fundamentos de las memorias S Memoria caché / Memoria virtual S Memoria
Más detallesESTRUCTURAS DE CONTROL
ESTRUCTURAS DE CONTROL En lenguajes de programación, las estructuras de control permiten modificar el flujo de ejecución de las instrucciones de un programa. Con las estructuras de control se puede: De
Más detallesArquitectura de Computadores II Clase #7
Arquitectura de Computadores II Clase #7 Facultad de Ingeniería Universidad de la República Instituto de Computación Curso 2009 Veremos Memoria virtual Resumen de ideas para mejorar performance 1 Recordemos:
Más detallesEstructuras Repetitivas
Estructuras Repetitivas Se solicita al operador que ingrese tres números enteros cualesquiera. En base a estos números, mostrar por pantalla cual es el mayor de todos. Diag. De Flujos Pseudocódigo Matlab
Más detallesCOBHTTPD-CGILIB. Librería para creación de Paginas web Dinámicas con COBOL. Manual de Templates. COBHTTPD Manual de Templates
COBHTTPD-CGILIB Librería para creación de Paginas web Dinámicas con COBOL. Manual de Templates www.cobtools.com Page - 1 - I N D I C E Descripción...3 Descripcion de Variables y Parrafos...4 TPL-OPEN-FILE...4
Más detallesArquitectura del CPU. Organización del Computador 1 Verano 2016
Arquitectura del CPU Organización del Computador 1 Verano 2016 Agenda De dónde venimos? Introducción: esquema de una computadora Representación de la información Circuitos Combinatorios Circuitos Secuenciales
Más detallesMOMENTO I. BLOQUE 1. Opera las funciones básicas del sistema operativo y garantiza la seguridad de la información
MOMENTO I. BLOQUE 1. Opera las funciones básicas del sistema operativo y garantiza la seguridad de la información Objetos de aprendizaje: Computadora LECTURA 1: La computadora La computadora Es una máquina
Más detallesDefinición de Memoria
Arquitectura de Ordenadores Representación de Datos en Memoria Abelardo Pardo abel@it.uc3m.es Universidad Carlos III de Madrid Departamento de Ingeniería Telemática Definición de Memoria DRM-1 La memoria
Más detallesExamen de Estructura de Computadores ( ) Solución teoría
Eamen de Estructura de Computadores (--) teoría ) Calcula las funciones de selección que determinan la ubicación de una ROM de K a partir de la dirección (CSrom), una RAM de 8K a partir de la dirección
Más detallesEl Diseño de un Lenguaje Máquina
Arquitectura de Ordenadores Juego de Instrucciones del Procesador Intel Pentium Abelardo Pardo abel@it.uc3m.es Universidad Carlos III de Madrid Departamento de Ingeniería Telemática El Diseño de un Lenguaje
Más detalles16bits: Tamaño total: 2 16 Tamaño página: 2 13 nº de páginas: 2 16 / 2 13 = 2 3 = 8 páginas Tamaño de tabla: 2 3 *2B = 16B por tabla
Calcule el espacio de memoria necesario de una tabla de página de un nivel para un espacio de direcciones de 16bits, 32bits, 48bits y 64bits. Asuma que cada entrada de página es del mismo tamaño que el
Más detallesOrganización del Computador I. Memoria Cache. Autor: Alejandro Furfaro
Organización del Computador I Memoria Cache Autor: Alejandro Furfaro - 2006 1 Memorias: Evolución Pioneros: Maurcice Wilkes con la primer memoria de tanque de mercurio para la computadora EDSAC. 2 bytes:
Más detallescomo les va con las practicas?
como les va con las practicas? Problemas NP-completos y Estructuras de datos básicas (representación de datos) mat-151 1 Una maquina de Turing Aceptation state Una maquina de Turing Maquina de Turing Determinística,
Más detallesPráctica 4. Organización del Computador 1 12 de septiembre de Algunas consideraciones preliminares:
Práctica 4 Organización del Computador 1 12 de septiembre de 2005 Algunas consideraciones preliminares: Donde aparece xxxxxxxx quiere decir que el valor correcto ya está en esa dirección de memoria Todos
Más detallesRegistros. Cache L1. Cache L2. Memoria Principal (RAM) Memoria Secundaria (Disco) Memoria Terciaria (Cinta)
JERARQUÍA DE MEMORIA 1 Introducción Este capítulo está dedicado al análisis de los distintos niveles de memoria existentes en un computador, con especial énfasis en los sistemas de cache. 2 Justificación
Más detallesTema: MAPAS DE MEMORIA: LÓGICA DE SELECCIÓN, GESTIÓN Y ORDENACIÓN DE LA MEMORIA. J. Luis Lázaro, J. Jesús García "MAPA DE MEMORIA" 0
Tema: MAPAS DE MEMORIA: LÓGICA DE SELECCIÓN, GESTIÓN Y ORDENACIÓN DE LA MEMORIA J. Luis Lázaro, J. Jesús García "MAPA DE MEMORIA" 0 MAPA DE MEMORIA Mapa de memoria Memoria que es capaz de direccionar un
Más detallesPráctica 7 Dispositivos de Entrada/Salida
Organización del computador I - 2 o Cuatrimestre 2007 Objetivos: Reconocer y comprender el funcionamiento de los diferentes dispositivos de Entrada/Salida Nota: En todos los ejercicios, si no se especifica
Más detallesSistemas Operativos. IES Pedro Espinosa. Relación de ejercicios Tema 1: Conceptos básicos de informática
Relación de ejercicios Tema 1: Conceptos básicos de informática 1. Cuál de los números binarios siguientes es mayor: 0101110 ó 0110110? 2. Investiga en alguna enciclopedia informática los orígenes de la
Más detallesMemoria Virtual. Departamento de Arquitectura de Computadores
Memoria Virtual Departamento de Arquitectura de Computadores Índice Introducción. Conceptos básicos Características de los sistemas de memoria Jerarquías de memoria Memoria Principal Características físicas
Más detallesEntrada y Salida! EC-2721 Arquitectura del Computador I! Entradas/Salidas: Problemas. Entradas salidas: Criterios. Amplia variedad de periféricos!
Entrada y Salida Velocidades de transferencia típicas en Dispositivos I/O EC-2721 Arquitectura del Computador I William Stallings, Computer Organization and Architecture, Cap. 7 Universidad Simón Bolívar
Más detallesMemoria compartida distribuida
Memoria compartida distribuida Arquitectura de Computadores J. Daniel García Sánchez (coordinador) David Expósito Singh Javier García Blas Óscar Pérez Alonso J. Manuel Pérez Lobato Grupo ARCOS Departamento
Más detallesGESTION DE LA MEMORIA
GESTION DE LA MEMORIA SISTEMAS OPERATIVOS Generalidades La memoria es una amplia tabla de datos, cada uno de los cuales con su propia dirección Tanto el tamaño de la tabla (memoria), como el de los datos
Más detallesEl nivel ISA (II)! Conjunto de Instrucciones
El nivel ISA (II) Conjunto de Instrucciones EC-2721 Arquitectura del Computador I Que es un Conjunto de Instrucciones? Colección completa de instrucciones comprendida por un procesador Lenguaje de máquina
Más detallesTaller de Sistemas Operativos. Direccionamiento de Memoria 2012
Taller de Sistemas Operativos Direccionamiento de Memoria 2012 TSO Direccionamiento de Memoria - 2010 Agenda Arquitectura de memoria en x86 (IA-32). Direccionamiento en Linux. Arquitectura de memoria en
Más detallesClases e instancias. Algoritmos y Estructuras de Datos I. Clases e instancias. memoria dinámica.
Algoritmos Estructuras de Datos I Primer cuatrimestre de 2014 Departamento de Computación - FCEN - UBA Programación imperativa - clase 10 Memoria dinámica listas enlazadas Clases e instancias El paquete
Más detallesESTIMACIÓN DE TIEMPO Y COSTO DE PRODUCTOS SOFTWARE
Análisis y costo de algoritmos Algoritmos Un algoritmo es un conjunto de pasos claramente definidos que a partir de un cierta entrada (input) produce una determinada salida (output) Algoritmos y programas
Más detallesPRINCIPIOS GENERALES DE JERARQUÍA DE MEMORIA
PRINCIPIOS GENERALES DE JERARQUÍA DE MEMORIA REGULARIDADES EN LOS ACCESOS A MEMORIA PRINCIPIO DE LOCALIDAD - ESPACIAL: Si se referencia un elemento, los elementos cercanos a él se volverán a referenciar
Más detallesSubsistemas de memoria. Departamento de Arquitectura de Computadores
Subsistemas de memoria Departamento de Arquitectura de Computadores Índice Introducción. Conceptos básicos Características de los sistemas de memoria Jerarquías de memoria Memoria Principal Características
Más detallesSistema Operativo. Repaso de Estructura de Computadores. Componentes Hardware. Elementos Básicos
Sistema Operativo Repaso de Estructura de Computadores Capítulo 1 Explota los recursos hardware de uno o más procesadores Proporciona un conjunto de servicios a los usuarios del sistema Gestiona la memoria
Más detallesAritmética de Enteros
Aritmética de Enteros La aritmética de los computadores difiere de la aritmética usada por nosotros. La diferencia más importante es que los computadores realizan operaciones con números cuya precisión
Más detallesTarea 4.2 Memoria Virtual
1 Tarea 4.2 1. Cuál es la diferencia entre paginación simple y paginación en memoria virtual? En memoria virtual no es necesario que todas las páginas estén en marcos de la memoria principal. Las páginas
Más detallesConceptos de Arquitectura de Computadoras Curso 2015
PRACTICA 1 Assembly, Instrucciones, Programas, Subrutinas y Simulador MSX88 Objetivos: que el alumno Domine las instrucciones básicas del lenguaje assembly del MSX88. Utilice los diferentes modos de direccionamiento.
Más detallesIngreso de Facturas Electrónicas
Ingreso de Facturas Electrónicas Ingreso al sistema 3 Página del Portal de proveedores 5 Ingresar Facturas 6 Validación de Facturas con Orden de compra (Pedido) 8 Índice Validación de Facturas con CWID
Más detallesAnexo. Control de errores
Anexo. Control de errores Tipos de errores Los errores en un programa o algoritmo se pueden clasificar de la siguiente manera Errores de compilación Los errores de compilación no permiten la ejecución
Más detallesPontificia Universidad Católica de Chile Escuela de Ingeniería Departamento de Ciencia de la Computación. 2. Multiprogramación
Pontificia Universidad Católica de Chile Escuela de Ingeniería Departamento de Ciencia de la Computación IIC2343 Arquitectura de Computadores Multiprogramación c Alejandro Echeverría, Hans-Albert Löbel
Más detallesTema V Generación de Código
Tema V Generación de Código Una vez que se ha realizado la partición HW/SW y conocemos las operaciones que se van a implementar por hardware y software, debemos abordar el proceso de estas implementaciones.
Más detallesCómo configurar formatos Wiegand personalizados
Cómo configurar formatos Wiegand personalizados Muchos sistemas de control de acceso utilizan un formato Wiegand para sus tarjetas de usuario con hasta 50 bits de información almacenada. Es necesario filtrar
Más detalles1) Se dispone de un computador de 32 bits con la siguiente estructura:
1) Se dispone de un computador de 32 bits con la siguiente estructura: MP CPU CACHE DISCO1 DISCO2... DISCO n El sistema de memoria está formado por una Memoria principal cuyo tiempo de acceso es de 550nseg
Más detallesOrganización del Computador I. Introducción
Organización del Computador I Introducción Quiénes somos Profesores: Dr. Fernando Schapachnik (fschapac@dc) Dr. Diego Fernández Slezak (dfslezak@dc) Jefe de Trabajos Prácticos: Dr. Matías López y Rosenfeld
Más detallesArquitectura de Computadores II Clase #3
Clase #3 Facultad de Ingeniería Universidad de la República Instituto de Computación Curso 2010 Veremos Registros Repertorio de instrucciones Modos de direccionamiento El stack Formatos de datos Control
Más detallesTEMA 11: MEJORA DE LAS PRESTACIONES DE LAS CACHE.
TEMA 11: MEJORA DE LAS PRESTACIONES DE LAS CACHE. 1. Introducción. 2. Mejora de la penalización por fallo. 3. Mejora de la tasa de fallos. 4. Mejora de la tasa de fallos y penalización por fallo mediante
Más detallesInstrucciones de procesamiento de datos
C a p í t u l o 2 Instrucciones de procesamiento de datos Índice 2.1. Operaciones aritméticas................ 44 2.2. Operaciones lógicas.................. 50 2.3. Operaciones de desplazamiento............
Más detallesSISTEMAS OPERATIVOS Arquitectura de computadores
SISTEMAS OPERATIVOS Arquitectura de computadores Erwin Meza Vega emezav@unicauca.edu.co Esta presentación tiene por objetivo mostrar los conceptos generales de la arquitectura de los computadores, necesarios
Más detallesSimulación de sistemas de memoria con Xcache32
Simulación de sistemas de memoria con Xcache32 1 1. Introducción En este tema simularemos el comportamiento de un sistema de memoria que se compone de una jerarquía de dos niveles: una memoria principal
Más detallesESTRUCTURA DE COMPUTADORES I (Capítulo 16:El Teclado) 1/5 16-EL TECLADO
ESTRUCTURA DE COMPUTADORES I (Capítulo 16:El Teclado) 1/5 16-EL TECLADO 16.1 INTRODUCCIÓN: El teclado se comunica con la BIOS a través de puertos de comunicación controlados por las interrupciones de la
Más detallesOrganización del Computador I Verano. Memoria Virtual Basado en el capítulo 5 del libro de Patterson y Hennessy
Organización del Computador I Verano Memoria Virtual Basado en el capítulo 5 del libro de Patterson y Hennessy Verano 204 Profesora Borensztejn Memoria Virtual Memoria Virtual es la técnica que permite
Más detallesSin embargo, la realidad es otra: Las memorias grandes son lentas Las memorias rápidas son pequeñas (y caras)
Introducción Memoria Ideal Rápida, grande y barata Sin embargo, la realidad es otra: Las memorias grandes son lentas Las memorias rápidas son pequeñas (y caras) Las tecnologías principales de memoria son
Más detallesFundamentos de Sistemas Operativos Licenciatura en Administración de Tecnologías de Información y Comunicaciones
Fundamentos de Sistemas Operativos Licenciatura en Administración de Tecnologías de Información y Comunicaciones Rafael Vázquez Pérez Unidad 2 Administración de la Memoria Asignación de memoria paginada
Más detallesINFORMATICA I EJERCICIOS PROPUESTOS Buscar en el diccionario Qué es INFORMÁTICA?, Qué es
INFORMATICA I EJERCICIOS PROPUESTOS 1.1-1 Buscar en el diccionario Qué es INFORMÁTICA?, Qué es COMPUTACIÓN? 1.1-2 Qué es el HARDWARE de una computadora?.... 1.1-3 Qué es el SOFTWARE de una computadora?.
Más detallesAPENDICE A Microcontrolador de 8 bits MC68HC11F1
APENDICE A Microcontrolador de 8 bits MC68HC11F1 Características generales: Memoria RAM de 1Kbyte Memoria EEPROM de 512 bytes Cuatro modos de operación o Bootstrap o Expandido o Single chip o Test Siete
Más detallesIntroducción Composición Caracteristicas Jerarquía Tipos Memoria Diseño. Cache. Memorias
Memorias Memoria de un Computador IntroducciónI d Introducción La memoria contiene los programas y los datos Es un elemento sencillo pero de gran diversidad En un computador están organizadas jerárquicamente
Más detallesOrganización de computadoras. Clase 6. Universidad Nacional de Quilmes. Lic. Martínez Federico
Organización de computadoras Clase 6 Universidad Nacional de Quilmes Lic. Martínez Federico Qué vimos? Pila Push Pop Modularizar Reusar Call y Ret Q5 Qué vimos? JMP y CALL no son lo mismo? NO Qué hay para
Más detallesCampo Magnético en un alambre recto.
Campo Magnético en un alambre recto. A.M. Velasco (133384) J.P. Soler (133380) O.A. Botina (133268) Departamento de física, facultad de ciencias, Universidad Nacional de Colombia Resumen. Se hizo pasar
Más detalles