EIE 446 - SISTEMAS DIGITALES Tema 9: ontadores Nombre del curso: Sistemas Digitales Nombre del docente: Héctor Vargas
OBJETIVOS DE LA UNIDAD Describir la diferencia entre un contador asíncrono y uno síncrono. Analizar diagramas de tiempo de contadores. Analizar los circuitos contadores. Retardo de propagación en contadores. Establecer las diferencias entre un contador binario de 4 bits y un contador de décadas. Analizar contadores de secuencias ascendentes/descendentes. Diseñar contadores síncronos que puedan tener cualquier secuencia de estados especificada.
ontando en binario omo se sabe, la secuencia de conteo binario sigue un patrón familiar de 0s y s como se describió en temas anteriores. El próximo bit cambia cada cuatro secuencias. 0 0 0 0 0 0 0 0 0 0 0 0 LSB cambia en cada secuencia. El próximo bit cambia cada dos secuencias.
ontando en binario Un contador puede formar el mismo patrón de ceros y unos con niveles lógicos. La primera etapa en un contador representa el bit menos significativo LSB. Observe que las formas de onda siguen el mismo patrón de onda de conteo en binario. LSB 0 0 0 0 0 0 0 0 0 0 MSB 0 0 0 0 0
ontador asíncrono de tres bits En un contador asíncrono, el reloj se aplica solamente a la primera etapa. Las etapas siguientes toman la señal de reloj desde la etapa previa. La figura muestra un contador asíncrono típico de tres bits. Usa flip-flops JK en el modo de basculación. HIGH J 0 J J 2 LK K 0 K K 2 Las formas de onda se ven en la siguiente diapositiva
ontador asíncrono de tres bits LK 2 3 4 5 6 7 8 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
Retardo de Propagación Los contadores asíncronos también son conocidos como contadores de propagación debido a que no todas las etapas cambian juntas. Para ciertas aplicaciones que requieren altas velocidades de conmutación de reloj, esto es una desventaja. Observe como los retardos son acumulativos ya que cada etapa en el contador se dispara después de la etapa previa. LK 2 3 4 está retardado por retardo de propagación, por 2 retardos y Q 3 por 3 retardos.
ontador de décadas asincrónico Decodificando el 00 (0) HIGH LR J 0 J J 2 J 3 Q 3 LK K 0 K K 2 K 3 Las formas de onda se ven en la siguiente diapositiva
ontador de décadas asincrónico LK 2 3 4 5 6 7 8 9 0 Glitc h Glitch Q 3 LR Glitch Glitch
El contador asincrónico 74LS93A El contador 74LS93A tiene un flip-flop JK en modo basculación manejado por el LKA y tres flip-flops JK en modo basculación que conforman un contador asincrónico manejado por el LKB. LK B () Todas las entradas J y K están conectadas internamente a un nivel lógico ALTO LK A RO () RO (2) (4) (2) (3) J 0 K 0 J J 2 K K 2 (2) (9) (8) () J 3 K 3 Q 3
ontadores sincrónicos En un contador sincrónico todos los flip-flops se disparan al mismo tiempo con un pulso de reloj común. Los contadores sincrónicos no sufren la desventaja de retardos de propagación acumulativos, pero generalmente requieren más circuitería para controlar los cambios de estado. Este contador sincrónico binario de 3 bits tiene la misma secuencia de conteo que el contador asincrónico binario mostrado en anteriores diapositivas. HIGH J 0 K 0 Q0 Q J Q J 2 2 K K 2 LK La siguiente diapositiva muestra como analizar este contador escribiendo las ecuaciones lógicas para cada entrada. Observe las entradas a cada flip-flop
Análisis de contadores sincrónicos Aquí se ilustra una técnica tabular para el análisis del contador anterior. Esto se realiza configurando las salidas como se muestra en la tabla y luego, escribiendo las ecuaciones lógicas para cada entrada.. Poner el contador en un estado arbitrario; luego determinar las entradas para este estado. Salidas 2. Usar las nuevas entradas para determinar el próximo estado: y se engancharán y basculará. Lógica para entradas 3. onfigurar el próximo grupo de entradas desde la salida presente. J 2 = K 2 = J = K = J 0 = K 0 = 0 0 0 0 0 0 0 0 0 0 0 0 0 4. enganchará de nuevo pero ambos y bascularán. ontinuar así, hasta completar la tabla. La próxima diapositiva muestra la tabla completada
Análisis de contadores sincrónicos Salidas Lógica de entradas J 2 = K 2 = J = K = J 0 = K 0 = 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 En estos puntos todos los estados han sido contados y el contador está listo para reiniciar
ontador binario sincrónico de 4 bits FF0 FF G G 2 FF2 FF3 HIGH J 0 J J 2 J 3 Q 3 LK K 0 K K 2 K 3 Q 3 El contador binario de 4 bits tiene una puerta AND más que el contador de 3 bits descrito previamente. El área sombreada muestra cuando las salidas de la puerta AND están en ALTO causando que el próximo flip-flop bascule. Q 3
ontador de década BD on alguna lógica adicional, un contador binario se puede convertir en un contador de década sincrónico BD. Después de alcanzar el conteo 00, el contador reinicia a 0000. Esta puerta detecta 00 y provoca que el flip-flop FF3 bascule hasta el próximo pulso de reloj. El flip-flop FF0 bascula en todos los pulsos de reloj. De esta manera, el conteo inicia en 0000. HIGH FF0 FF FF2 FF3 Q 3 J 0 J J 2 J 3 Q 3 K 0 K K 2 K 3 Q 3 Q 3 LK
ontador de década BD Forma de onda para el contador de década BD. LK 2 3 4 5 6 7 8 9 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 Q 3 0 0 0 0 0 0 0 0 0 Estas mismas formas de onda se pueden obtener con un contador asíncrono en forma de I, el 74LS90. Está disponible en una versión dual (74LS390), que puede ser configurada en cascada. Es más lento que los contadores sincrónicos (máx. frec. de conteo es 35 MHz), pero es más simple.
Un.I. contador binario sincrónico de 4 bits Entrada de datos D 0 D D 2 D 3 (3) (4) (5) (6) LR LOAD ENT ENP LK () (9) (0) (7) (2) TR DIV 6 T = 5 (5) RO (4) (3) (2) () Q 3 Salida de datos La forma de onda de ejemplo están en la próxima diapositiva
LR LOAD D 0 Datos de entrada D D 2 D 3 LK ENP ENT Datos de salida Q 3 RO lear Preset 2 3 4 5 0 2 onteo Inhibir
ontadores sincrónicos ascendentes/descendentes Un contador sincrónico ascendente/descendente es capaz de contar en cualquier dirección dependiendo de una entrada de control. UP/DOWN HIGH FF0 FF FF2 J J J 2 0 UP. UP K 0 K K 2 LK DOWN. DOWN Un ejemplo de formas de onda se encuentra en la próxima diapositiva
ontadores sincrónicos ascendentes/descendentes UP/DOWN ount up ount down
ontadores sincrónicos D 0 D D 2 D 3 Data inputs ascendentes/descendentes (5) (0) (4) TEN (5) D/U () LOAD (4) LK 74H9 0 TR DIV 0 () (9) (3) (2) (6) (7) (2) (3) MAX/MIN RO Q 3 D 0 D D 2 D 3 Data outputs Data inputs El.I. 74H9 tiene las mismas entradas y salidas pero es un contador binario sincrónico ascendente/descendente. (4) TEN (5) D/U () LOAD (4) LK 74H9 (5) () (0) (9) TR DIV 6 (3) (2) (6) (7) (2) (3) MAX/MIN RO Q 3 Data outputs
Diseño de contadores sincrónicos La mayoría de los requerimientos para contadores sincrónicos se pueden obtener desde los.i. vistos. En casos donde se necesite una secuencia de conteo especial, es posible aplicar un proceso de diseño sistemático. Los pasos de diseño se describen en detalle en el texto base. Primero, se describe la secuencia deseada y se dibuja un diagrama de estados y una tabla de transición (o de estados siguientes/salida). A continuación se ilustra una secuencia en código gray que se encuentra en el texto base. Diagrama de estados: Tabla de estados siguiente: 00 000 00 Present State Next State 0 0 00 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
Diseño de contadores sincrónicos ada vez que se dispara un flip-flop, las entradas J y K requeridas para esa transición se mapean en un K-map. Un ejemplo de mapa para J 0 es: 00 0 0 0 0 0 X X X X J 0 map Output Transitions Q N Q N+ 0 0 0 0 Flip-Flop Inputs J K 0 X X X X 0 La lógica para cada entrada se lee y se construye el circuito. La siguiente diapositiva muestra el circuito para el contador del código gray
Diseño de contadores sincrónicos J 0 FF0 FF FF2 J J 2 K 0 Q K Q K 2 2 LK El circuito se puede comprobar mediante simulación antes de ser construido. La siguiente diapositiva muestra el resultado de simulación en Multisim
Diseño de contadores sincrónicos
ontadores en cascada Es un método para lograr contadores de módulo superior. Para contadores síncronos encapsulados como.i., el próximo contador está habilitado solamente cuando se logra el final del conteo en la etapa previa. HIGH ounter TEN T TR DIV 6 TR DIV 6 LK ƒ in 6 ounter 2 TEN Q 3 Q 3 T f out ƒ in 256 f in
Decodificación en contadores Decodificación es la detección de un número binario y se puede hacer con una puerta AND. HIGH J 0 J J 2 Q 2 K 0 Q Q 0 K K 2 LK LSB MSB Decoded 4 Q 0
Decodificación parcial El contador de década previamente mostrado incorpora decodificación parcial (mirando solamente el MSB y el LSB) para detectar 00. Esto fue posible porque esta es la primera ocurrencia de esta combinación en la secuencia. Detecta 00 al mirar solamente dos bits HIGH FF0 FF FF2 FF3 J 0 J J 2 J 3 Q 3 K 0 K K 2 K 3 Q 3 Q 3 LK
Palabras claves de la UNIDAD Asíncrono Módulo Síncrono No ocurre al mismo tiempo. El número de estados únicos a través del cual un contador realizará la secuencia. Ocurre al mismo tiempo. onteo terminal Máquina de estado ascada El estado final en una secuencia de contador. Un sistema lógico que exhibe de estados o valores. onexión en secuencia de contadores con el fin de incrementar las capacidades de los mismos.
BIBLIOGRAFÍA Libro base: Fundamentos de Sistemas Digitales. Autor: Tomas L. Floyd. Libro complemento: Principios de Diseño Digital. Autor: Daniel D. Gaski.