EIE SISTEMAS DIGITALES Tema 6: Funciones de la lógica combinacional. Nombre del curso: Sistemas Digitales Nombre del docente: Héctor Vargas

Transcripción

1 EIE ITEM DIGITLE Tema 6: Funciones de la lógica combinacional Nombre del curso: istemas Digitales Nombre del docente: Héctor Vargas

2 OBJETIVO DE L UNIDD Distinguir entre semi-sumadores y sumadores completos. Utilizar sumadores completos para implementar sumadores en paralelo binarios de múltiples bits. Utilizar comparadores de magnitud para determinar la relación entre dos números binarios. Utilizar comparadores en cascada para realizar comparaciones de números más grandes. Estudiar la función de un decodificador binario. Específicamente, veremos decodificadores BCD a 7 segmentos. También estudiaremos la función inversa de codificación. Estudiar los multiplexores para la selección de datos. También se estudiará la función inversa de demultiplexación. e estudiarán las funciones de generación y comprobación de paridad.

3 EL EMI-UMDOR El semi-sumador realiza las reglas básicas de la adición binaria, que admite dos entradas binarias ( y B) y genera dos salidas binarias (carreo y uma). Las entradas y salidas se pueden resumir en una tabla de verdad. Inputs Outputs B C out El símbolo lógico y circuito equivalente son: B C out B C out

4 EL UMDOR COMPLETO Un sumador completo tiene tres entradas binarias (, B, y carreo de entrada) y dos salidas binarias (carreo de salida y uma). La tabla de verdad resume la operación. Un sumador completo puede ser construido con dos semi-sumadores como se muestra a continuación: uma Inputs Outputs B C in C out B B C in C out B C out B C in C out C out ímbolo

5 EL UMDOR COMPLETO uma Para las entradas dadas, determinar las salidas finales e intermedias de el sumador completo. B C out B C out C out El primer semi-sumador tiene entradas y ; por lo tanto la uma = y el carreo de salida es igual a. El segundo semi-sumador tiene entradas y ; por lo tanto la uma = y el carreo de salida es igual a. La puerta OR tiene entradas y, por lo tanto, el acarreo final de salida es igual a.

6 EL UMDOR COMPLETO Outputs Inputs B C out C in B C out B C out uma C out Observe que el resultado del ejemplo previo se puede leer directamente desde la tabla de verdad para un sumador completo.

7 UMDORE EN PRLELO Los sumadores completos se pueden combinar en paralelo para sumar números binarios con múltiples bits. Un sumador de 4-bit se ilustra a continuación. 4 B 4 3 B 3 B B C B C in B C in B C in B C in C out C out C out C out C 4 C 3 4 C 3 C El acarreo de salida (C4) no está listo hasta que se propaga a través de todos los sumadores completos. Esto se denomina propagación de acarreo, retardando el proceso de suma.

8 UMDORE EN PRLELO El símbolo lógico para un sumador paralelo de 4-bit se ilustra en la figura. Este sumador de 4-bit incluye un acarreo de entrada (etiquetado como C) y un acarreo de salida (etiquetado como C4). Número binario Número binario B bit suma carreo entrada C C 4 carreo salida El 74L83 es un ejemplo C.I. e caracteriza por incluir acarreo anticipado, que agrega lógica para minimizar el retardo de acarreo de salida. Para el 74L83, el retardo máximo para el acarreo de salida es 7 ns.

9 COMPRDORE La función de un comparador es comparar las magnitudes de dos números binarios para determinar la relación existente entre ellos. En su forma más simple, un comparador puede comprobar la igualdad usando puertas XNOR. Como podrías comprobar la igualdad de dos números de 4-bit? Multiplicando (ND) las salidas de cuatro puertas XNOR. B B alida 3 B 3 4 B 4

10 COMPRDORE Los comparadores MI ofrecen salidas para indicar cual de los números es más grande o si son iguales. Los bits se enumeran empezando en, en vez de como en el caso de los sumadores. Igualmente se ofrecen entradas en cascada para expandir el comparador a números más grandes. Entradas cascada 3 B B B B 3 COMP 3 > B > B = B = B < B < B 3 alidas MI de 4-bit 74L85.

11 COMPRDORE Los comparadores se pueden expandir usando las entradas en cascada como se muestra en la imagen inferior. El comparador de orden más bajo tiene un nivel lógico LTO (+5v) en la entrada = B. LBs MBs +5. V 3 B B B B 3 COMP 3 > B > B = B = B < B < B B 4 B 5 B 6 B 7 COMP 3 > B > B = B = B < B < B 3 alidas

12 DECODIFICDORE Un decodificador es un circuito lógico que detecta la presencia de una combinación específica de bits en su entrada. Dos decodificadores simples que detectan la presencia del código binario se muestra en la figura de abajo. El primero tiene una salida activa en nivel alto HIGH ; el segundo tiene una salida activa en nivel bajo LOW. X X 3 3 Decodificador activo con nivel alto para Decodificador activo con nivel bajo para

13 DECODIFICDORE suma que la salida del decodificador es un lógico. Cuáles son las entradas al decodificador? = = = 3 =

14 DECODIFICDORE Los decodificadores MI tienen múltiples salidas para decodificar cualquier combinación de entradas. Por ejemplo, el decodificador binario-a-decimal que se muestra aquí tiene 6 salidas una para cada combinación de entradas binarias. Para las entradas mostradas Cuál es la salida? 4-bit binary input 3 Bin/Dec Decimal outputs

15 DECODIFICDORE Un decodificador MI específico es el 74HC54 (decodificador 4 a 6). Incluye dos entradas de selección las cuales deben estar activas para habilitar las salidas (se activan con un nivel bajo en ambas entradas). Estas líneas pueden ser utilizadas para expandir el decodificador para entradas más grandes. 3 C C 4 8 & X/Y EN HC54

16 DECODIFICDORE Los decodificadores BCD-a-Decimal aceptan una entrada decimal codificada en BCD y activan uno de diez posibles indicadores de dígito decimal. suma que las entradas al decodificador 74HC4 son la secuencia,,, y. Describa la salida. 3 (5) (4) (3) () 4 8 BCD/DEC 74HC () () (3) (4) (5) (6) (7) (9) () () Todas las líneas están en nivel alto (HIGH) excepto la salida que está activa, que está en bajo (LOW). Las salidas activas son 5, 6, 3, y en ese orden.

17 DECODIFICDOR BCD 7 EGMENTO Otro decodificador útil es el 74L47. Este realiza la decodificación BCD a display de siete segmentos con salidas activas a nivel bajo (LOW). V CC Las salidas de a-g están diseñados para corrientes mucho más altas que otros dispositivos. Entradas BCD LT RBI (7) () () (6) (3) (5) 4 8 (6) BCD/7-seg LT RBI BI/RBO a b c d e f g (4) (3) () () () (9) (5) (4) BI/RBO alidas a dispositivo de siete segmentos 74L47 (8) GND

18 DECODIFICDOR BCD 7 EGMENTO quí el 74L47 está conectado a un display de LEDs de siete segmentos. Observe las resistencias que limitan la corriente, requeridas para prevenir la saturación de los LEDs del display. BCD input. kw +5. V 74L47 6 BCD/7-seg 3 V CC LT 4 BI/RBO RBI GND R's = 33 W a 3 b 3 5 c 6 d 8 e 9 7 B f 5 C 7 g 4 D 8 a b c d e f g +5. V MN7 3, 9, 4

19 DECODIFICDOR BCD 7 EGMENTO El MI 74L47 permite la supresión de ceros, que no despliega los ceros innecesarios pero mantiene los ceros significativos. La salida BI/RBO está conectada a la entrada RBI del próximo decodificador. RBI LT 8 4 RBI LT 8 4 RBI LT 8 4 RBI LT L47 74L47 74L47 74L47 g f e d c b a BI/RBO g f e d c b a BI/RBO g f e d c b a BI/RBO g f e d c b a BI/RBO in despliegue in despliegue Dependiendo del tipo de display, se podrían requerir resistores que limiten la corriente.

20 DECODIFICDOR BCD 7 EGMENTO Finalmente, la supresión de ceros también elimina los ceros innecesarios a la derecha del punto decimal como ilustra la figura. La entrada RBI está conectada a la salida BI/RBO del siguiente decodificador. RBI LT 8 4 RBI LT 8 4 RBI LT 8 4 RBI LT L47 74L47 74L47 74L47 g f e d c b a BI/RBO g f e d c b a BI/RBO g f e d c b a BI/RBO g f e d c b a BI/RBO Punto Decimal in despliegue in despliegue

21 DECODIFICDOR (Ejemplo de aplicación) istema simplificado de puertos E/ de una computadora. Las computadoras se tienen que comunicar con una variedad de dispositivos externos (periféricos). Como se aprecia en la figura, se puede utilizar un decodificador para seleccionar el puerto de entrada de E/ determinado del computador. En esta arquitectura, cada puerto de E/ está unívocamente determinado por una dirección de puerto.

22 CODIFICDORE Un codificador acepta un nivel lógico activo en una de sus entradas y la convierte a una salida codificada, tal como BCD o binaria. El codificador decimal a BCD es un codificador con una entrada para cada uno de los diez dígitos decimales y cuatro salidas que representan el código BCD para el dígito activo. la derecha se muestra el diagrama lógico básico. No hay una entrada cero porque las salidas estarán todas a nivel bajo cuando la entrada es cero

23 CODIFICDORE Mostrar como el codificador decimal a BCD convierte el número decimal 3 en un código BCD. Las dos puertas OR superiores tienen un uno como se indica con las líneas rojas. De esta manera la salida es

24 CODIFICDORE El 74HC47 es un ejemplo de C.I. de un codificador. Tiene diez entradas activas en BJO y convierte la entrada activa a una salida BCD activa en BJO. Este dispositivo ofrece mayor flexibilidad ya que es un codificador con prioridad. Esto quiere decir que si hay más de una entrada activa, aquella con el dígito decimal de mayor orden estará activa. La próxima diapositiva muestra una aplicación Entrada decimal () () (3) () () (3) (4) (5) () (6) HPRI/BCD HC47 V CC (8) 4 8 (9) (7) (6) (4) alida BCD GND

25 CODIFICDORE V CC R 7 R 8 R 9 Codificador de teclado R 4 R 5 R HPRI/BCD BCD complement of key press R R R 3 74HC47 3 R La línea cero no es necesitada por el codificador, pero podría ser utilizada por otros circuitos para detectar una tecla presionada.

26 CONVERTIDORE DE CÓDIGO Hay varios convertidores de código que cambian un código a otro. Dos ejemplos son los convertidores Binario-a-Gray y el convertidor Gray-a- Binario de cuatro bits. Mostrar la conversión de binario a código Gray y vice versa. LB LB MB Binario-a-Gray Gray-a-Binario Estudiar conversión Binario-a-BCD y BCD-a-Binario. MB

27 MULTIPLEXORE Un multiplexor selecciona una línea de datos desde dos o más líneas de entrada y encamina los datos de la línea seleccionada a la salida. En particular, la línea de datos que se selecciona es determinada por las entradas de selección. Dos líneas de selección se muestran para escoger cualquiera de las cuatro entradas de datos. Que línea de datos se selecciona si =? Entradas de selección Entradas de datos D D D D 3 3 MUX alida de datos D

28 DEMULTIPLEXORE Un demultiplexor (DEMUX) realiza la función opuesta de un MUX. Conmuta los datos desde una línea de entrada a dos o más líneas de salida dependiendo de las entradas seleccionadas. El C.I. 74L38 puede funcionar tanto como un decodificador o como un demultiplexor. Cuando se conecta como un DEMUX, los datos se aplican a una de las entradas habilitadas, y luego son encaminados a la línea de salida seleccionada dependiendo del valor en las líneas de selección. Observe que las salidas están activas en BJO como se ilustra en el siguiente ejemplo Líneas de selección Entradas habilitadas DEMUX G G G B 74L38 Y Y Y Y 3 Y 4 Y 5 Y 6 Y 7 alidas de datos

29 DEMULTIPLEXORE Determinar las salidas, dadas las entradas mostradas. G G BJO G B BJO Líneas de selección de datos Entradas habilitadas DEMUX G G G B 74L38 Y Y Y Y 3 Y 4 Y 5 Y 6 Y 7 alidas de datos Y Y Y Y 3 Y 4 Y 5 Y 6 Y 7

30 GENERDORE DE PRIDD Y COMPROBDORE Paridad es un método de detección de errores que utiliza un bit extra asociado a un grupo de bits para forzarlos a ser par o impar. En paridad par, el número total de unos debe ser par; en paridad impar el número total de unos debe ser impar. La letra CII es. Mostrar el bit de paridad para la letra con paridad par e impar. con paridad impar = con paridad par =

31 GENERDORE DE PRIDD Y COMPROBDORE El C.I. 74L8 se puede utilizar para generar un bit de paridad o para comprobar un flujo de datos de entrada para paridad par o impar. Comprobador: El C.I. 74L8 puede examinar códigos de hasta 9 bits. La salida par será normalmente LT si la línea de datos tiene paridad par; por el contrario, será un nivel lógico BJO. Igualmente, la salida impar será LT si la línea de datos tiene paridad impar; en otro caso, será un nivel lógico BJO. Generador: Para generar paridad par, el bit de paridad se toma desde la salida de paridad impar. Para generar paridad impar, la salida se toma desde la salida de paridad par. Data inputs (8) (9) () () () (3) () () (4) B C D E F G H I 74L8 (5) (6) Even Odd

32 Ejercicio : Describir con palabras el funcionamiento del circuito. Demux

33 Ejercicio : Interpretar la utilidad del sistema que se muestra en la figura.

34 Ejercicio 3: Diseñar un codificador de prioridad de cuatro entradas activas en el nivel bajo. ñada una salida que indique cuando no hay ninguna entrada activa.

35 Ejercicio 3: Continuación de la solución...

36 PLBR CLVE DE L UNIDD umador completo Un circuito digital que suma dos bits y un bit de entrada de acarreo para producir una suma y un acarreo de salida. Cascada Conectar dos o más dispositivos similares de manera de expandir la capacidad de los dispositivos individuales. Propagación de acarreo carreo anticipado Un método de suma binaria en que el acarreo de salida de cada sumador se convierte en el acarreo de entrada del sumador de orden superior. Un método de suma binaria por el cual los acarreos del sumador previo son anticipados, de esta manera se eliminan los retardos de propagación de acarreo.

37 PLBR CLVE DE L UNIDD Decodificador Codificador Un circuito digital que convierte información codificada en una forma familiar no codificada. Un circuito digital que convierte información familiar en una forma codificada. Codificador con prioridad Multiplexor (MUX) Demultiplexor (DEMUX) Un codificador en el que solamente el dígito de entrada de orden superior es codificado y cualquier otra entrada activa es ignorada. Un circuito que conmuta datos digitales de varias líneas de entrada en una única línea de salida en una secuencia de tiempo especificada. Un circuito que conmuta datos digitales de una línea de entrada a varias líneas de salida en una secuencia de tiempo especificada.

38 BIBLIOGRFÍ Libro base: Fundamentos de istemas Digitales. utor: Tomas L. Floyd. Libro complemento: Principios de Diseño Digital. utor: Daniel D. Gaski.