3. Prácticas: Simplificación de funciones

Documentos relacionados
FUNDAMENTOS DE COMPUTADORES EJERCICIOS U1: Álgebra de Boole y Diseño Lógico

SIMPLIFICACIÓN DE FUNCIONES LÓGICAS

Unidad Didáctica Electrónica Digital 4º ESO

Ejercicios del bloque de Electrónica digital Tecnología Industrial II 2016/2017

BLOQUE "E" CONTROL Y PROGRAMACIÓN DE SISTEMAS AUTOMÁTICOS. Problemas selectividad Curso: 2º Bach. Profesor: José Jiménez R.

ELECTRÓNICA DIGITAL. Ejercicios propuestos Tema 1

1.1 Ejercicios del examen de acceso a la UPV-EHU ( )

BOLETÍN ELECTRÓNICA DIGITAL

BLOQUE "E" CONTROL Y PROGRAMACIÓN DE SISTEMAS AUTOMÁTICOS. 1.- a) Simplificar por el método de Karnaugh la siguiente expresión:

Problemas de Selectividad

Prácticas de electrónica básica para el área de Tecnología en Educación Secundaria. Curso para profesores.

11. Calcula el binario natural, el BCD natural y el hexadecimal equivalentes al decimal

PROBLEMAS DE ELECTRÓNICA DIGITAL

ELECTRÓNICA DIGITAL 1. INTRODUCCIÓN. SEÑALES ANALÓGICAS Y DIGITALES.

PROBLEMAS DE ELECTRÓNICA DIGITAL. Simplificación por Karnaugh: CIRCUITO LÓGICO:

PROBLEMAS DE ELECTRÓNICA DIGITAL

Electrónica digital ELECTRICIDAD / ELECTRÓNICA IES BELLAVISTA

Puertas Lógicas. Contenidos. 1. Puertas lógicas básicas. Introducción.

EJERCICIOS. a. Se les pide: b. Escriba la tabla de verdad c. Exprese la función en minterminos d. Exprese la función en maxterminos

Fundamentos lógicos. Dpto. Ingeniería Eléctrica, Electrónica, Automática y Física Aplicada

PROBLEMAS TECNOLOGÍA INDUSTRIAL II. CONTROL DIGITAL

1. Utilizando el método de Karnaugh simplificar la siguiente expresión lógica:

6. Codificadores. Electrónica Digital. Tema

CURSO TECNOLOGÍA TECNOLOGÍA 4º ESO TEMA 6: Puertas lógicas. Tecnología 4º ESO Tema 6: Puertas lógicas Página 1

Practica Nº4 Multiplexores

Centro Asociado Palma de Mallorca. Tutor: Antonio Rivero Cuesta

TECNOLOGÍA DE COMPUTADORES. CURSO 2017/18. Problemas propuestos tema 7

Problemas de lógica combinacional / automatismos combinacionales

1 er EXAMEN DE LA 1ª EVALUACIÓN EXPRESIÓN GRÁFICA

Puerta NOT Puerta OR Puerta AND Puerta NOR Puerta NAND

HOJA DE PROBLEMAS 8: ELEMENTOS DE MEMORIA

IMPLEMENTACIÓN DE CIRCUITOS COMBINACIONALES

TABLERO DE MESA AUTOMATIZACIÓN DE MOTOR MONOFASICO CON PLC. Modelo AUTO 53 TM8

plicación de los circuitos SUMADOR DIBITAL S C

TRABAJO PRÁCTICO Nº 3. Expresiones booleanas, tablas de verdad y compuertas lógicas

TRABAJO PRÁCTICO Nº 3. Expresiones booleanas, tablas de verdad y compuertas lógicas

Tema 5: Álgebra de Boole Funciones LógicasL

Ejercicios Tema Implemente las siguientes funciones lógicas:

Control y programación de sistemas automáticos: Algebra de Boole

CIDEAD.2º BACHILLERATO. Tecnología Industrial II Tema 3.- Circuitos Secuenciales

ELECTRÓNICA. Unidad 1: Fundamentos de Electrónica Digital 2ª Parte

TRAB.PRÁCTICO Nº 1: INTRODUCCIÓN A LAS TÉCNICAS DIGITALES

LECCIÓN Nº 02 FUNCIONES DE LOGICA COMBINACIONAL (PARTE 1)

Tema 3. 2 Sistemas Combinacionales

F.R.H. DEPARTAMENTO MECÁNICA

HOJA DE PROBLEMAS 5: ESPECIFICACIÓN Y DISEÑO DE CIRCUITOS COMBINACIONALES

Definición y representación de los

ESTRUCTURA Y TECNOLOGÍA DE LOS COMPUTADORES I. TEMA 4 Algebra booleana y puertas lógicas

TEMA 1. Sistemas Combinacionales.

Codificación de la información y álgebra de conmutación EDIG

ELECTRÓNICA. Unidad 2: Circuitos combinacionales. Primera Parte

Profesor Rubén Martín Pérez ELECTRÓNICA DIGITAL. TECNOLOGÍA 4º ESO ELECTRÓNICA DIGITAL

TECNOLOGÍA DE COMPUTADORES / SISTEMAS DIGITALES EXAMEN FINAL. 7 FEBRERO TIEMPO 2h 30m SOLUCIÓN

Sistemas Digitales I

SES-1. Solar Powered Siren. Manual del usuario

UNIDAD 28 CIRCUITOS COMBINACIONALES. ÁLGEBRA DE BOOLE

EJERCICIOS. Temas 1, 2, 3

PRÁCTICAS DE ELECTRÓNICA DIGITAL

QUÉ ES LA ELECTRÓNICA DIGITAL?... 2 ÁLGEBRA DE BOOLE... 2 PUERTAS LÓGICAS...

Circuitos Electrónicos Digitales E.T.S.I. Telecomunicación Universidad Politécnica de Madrid

GUÍA DE ETS PARA COMPUTACIÓN IV

El diagrama de bloques propuesto, se presenta a continuación: Los Circuitos Integrados que se van a utilizar: 7483.

Informática Técnica 0, 1, 2, 3, 4, 5, 6, 7, 8, 9

El álgebra booleana fue estudiada por Pitágoras y George Boole.

7. Para explicar el funcionamiento del circuito de puertas de la figura. a) Construye su tabla de verdad b) Escribe la función lógica

Clase N 3 El Flip-Flop. Flop. Ing. Manuel Rivas DEPARTAMENTO DE ELECTRÓNICA Y CIRCUITOS. Trimestre Enero Marzo 2007

TEMA PUERTAS LÓGICAS. TÉCNICAS DE DISEÑO Y SIMPLIFICACIÓN DE FUNCIONES LÓGICAS.

Problemas de examen. A partir de 74LS153 exclusivamente, realizar un circuito que implemente la siguiente función:

Álgebra de Boole. Tema 5

Titulación: Grado en Ingeniería Informática Asignatura: Fundamentos de Computadores

Problema resuelto de Máquinas de estado.

ELECTRÓNICA DIGITAL 1. SEÑALES ANALÓGICAS Y DIGITALES

8. Representación y Simplificación de funciones mediante mapas de Karnaugh

TEMA 4.- ELECTRÓNICA DIGITAL TIPOS DE PUERTAS LÓGICAS. DISEÑO DE CIRCUITOS CON PUERTAS LÓGICAS.

IES PALAS ATENEA. DEPARTAMENTO DE TECNOLOGÍA. 4º ESO ELECTRÓNICA DIGITAL

PUPITRE MOVIL AUTOMATIZACION CON PLC. Modelo AUTO 51 PM6

PUERTAS LOGICAS. Una tensión alta significa un 1 binario y una tensión baja significa un 0 binario.

CONTROL ELÉCTRICO CONTROL DE UN RECEPTOR DESDE DOS PUNTOS CIRCUITO INVERSOR DEL GIRO DE UN MOTOR

2. CONTROL DE CIRCUITOS ELECTRÓNICOS COLEGIO MALVAR DPTO. CCNN Y TECNOLOGÍA 3º ESO

FUNDAMENTOS DE COMPUTADORES Ejercicios U2: Circuitos Combinacionales

INDICE. Definición de codificador Tipos de codificadores. Ejercicios. Referencias. Codificadores sin prioridad Codificadores con prioridad

d)la primera función con un mux de 2 entradas de control, tomando como variables de control las dos más significativas

PRUEBAS DE ACCESO A LA UNIVERSIDAD P ARA ALUMNOS DE BACHILLERATO LOGSE. Junio 2002,, TECNOLOGIA INDUSTRIAL II. CODIGO 32

Álgebra de Boole. Diseño Lógico

Tema 5. Electrónica digital

2) 64 funciones OR con un factor de carga de entrada de 2. 3) 12 funciones NAND con un factor de carga de entrada de 3.

Problemas de Electrónica Digital que han salido en la PAU en la Universidad de Salamanca

Álgebra de BOOLE. Tema 4

Desarrollar un programa en SIMATIC S7 con codificación AWL que simule un sistema en el que una entrada digital active una salida digital.

Algebra de Boole y simplificación de funciones lógicas. Capítulo 4

1.- Dibuja los símbolos, para el circuito de mando y fuerza, relacionados con el relé térmico.

Certamen 1 Arquitectura de Computadores

SOLUCIÓN TIPO TEST 1 Y 2 (CORRECTA 0,5 PUNTOS, ERRÓNEA, -0,25 PUNTOS) TIPO TEST 3 Y 4 (CORRECTA 1,0 PUNTO, ERRÓNEA, -0,5 PUNTOS)

Transcripción:

3. Prácticas: Simplificación de funciones I. Ejercicios teóricos 1. Representar en un mapa de Karnaugh la siguiente función 2. Representar en un mapa de Karnaugh la siguiente función 3. Representar en un mapa de Karnaugh la siguiente función 4. Representar en un mapa de Karnaugh la siguiente función 5. Partiendo del siguiente mapa de Karnaugh, obtener la función minterms y maxterms completas que representa. c\ab 00 01 11 10 0 1 1 1 1 1 1 6. Partiendo del siguiente mapa de Karnaugh, obtener la función minterms y maxterms completas que representa. c\ab 00 01 11 10 0 0 0 0 0 1 0 1

7. Obtener la función simplificada correspondiente a la tabla de Dar su diseño lógico. A B C F 0 0 0 1 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 1 1 1 0 0 1 1 1 0 8. Obtener la función simplificada correspondiente a la tabla de Dar su diseño lógico. A B C F 0 0 0 1 0 0 1 1 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 1 9. Representar en un mapa de Karnaugh la siguiente función. 2

10. Representar en un mapa de Karnaugh la siguiente función 11. Obtener la función simplificada correspondiente a la tabla de Dar su diseño lógico. A B C D F 0 0 0 0 0 0 0 0 1 0 0 0 1 0 1 0 0 1 1 1 0 1 0 0 1 0 1 0 1 1 0 1 1 0 0 0 1 1 1 1 1 0 0 0 0 1 0 0 1 0 1 0 1 0 1 1 0 1 1 1 1 1 0 0 0 1 1 0 1 0 1 1 1 0 1 1 1 1 1 1 12. Obtener la función (maxterms)simplificada correspondiente a la tabla de verdad siguiente, empleando para ello los mapas de Karnaugh. Dar su diseño lógico. A B C D E F A B C D E F 0 0 0 0 0 1 1 0 0 0 0 1 0 0 0 0 1 0 1 0 0 0 1 0 0 0 0 1 0 1 1 0 0 1 0 X 0 0 0 1 1 0 1 0 0 1 1 0 3

0 0 1 0 0 1 1 0 1 0 0 1 0 0 1 0 1 0 1 0 1 0 1 X 0 0 1 1 0 1 1 0 1 1 0 1 0 0 1 1 1 X 1 0 1 1 1 0 0 1 0 0 0 1 1 1 0 0 0 1 0 1 0 0 1 X 1 1 0 0 1 0 0 1 0 1 0 X 1 1 0 1 0 1 0 1 0 1 1 1 1 1 0 1 1 X 0 1 1 0 0 X 1 1 1 0 0 0 0 1 1 0 1 1 1 1 1 0 1 0 0 1 1 1 0 1 1 1 1 1 0 1 0 1 1 1 1 1 1 1 1 1 1 0 II. Ejercicios Prácticos 1. Representar en un mapa de Karnaugh la siguiente función, tabla de verdad y 2. Obtener la función simplificada correspondiente a la tabla de Dar su diseño lógico y A B C F 0 0 0 X 0 0 1 1 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 0 1 1 1 X 3. Obtener la función simplificada correspondiente a la tabla de Dar su diseño lógico y realizar el montaje 4

A B C F 0 0 0 1 0 0 1 1 0 1 0 0 0 1 1 X 1 0 0 0 1 0 1 1 1 1 0 X 1 1 1 1 4. Representar en un mapa de Karnaugh la siguiente función, tabla de verdad y 5. Representar en un mapa de Karnaugh la siguiente función, tabla de verdad y 6. Representar en un mapa de Karnaugh la siguiente función, tabla de verdad y 7. Representar en un mapa de Karnaugh la siguiente función, tabla de verdad y 8. Dado el mapa de Karnaugh, realizar las simplicaciones oportunas, obtener la función, dar el diseño lógico, tabla de verdad y 5

cd\ab 00 01 11 10 00 1 X X 01 1 1 X X 11 10 X 9. Obtener la función (maxterms) simplificada correspondiente a la tabla de verdad siguiente, empleando para ello los mapas de Karnaugh. Dar su diseño lógico y realizar el montaje. A B C D F 0 0 0 0 1 0 0 0 1 1 0 0 1 0 1 0 0 1 1 1 0 1 0 0 1 0 1 0 1 0 0 1 1 0 1 0 1 1 1 X 1 0 0 0 X 1 0 0 1 0 1 0 1 0 1 1 0 1 1 X 1 1 0 0 0 1 1 0 1 0 1 1 1 0 0 1 1 1 1 0 10. Diseñar el sistema que aparece en la figura siguiente, constituido por cuatro interruptores a,b,c y d, en cuyas posiciones de activados introducen un nivel 1 a las respectivas entradas del bloques A. Las salidas del bloque A cumplen las siguientes normas: F1 se activa con 1 cuando existen dos interruptores no contiguos que estén desactivados. Por razones de 6

seguridad, si a=1, b=0, c=0, d=1 F1=1 y también a=0, b=1, c=1, d=0 F1=0 F2 se activa con 1 cuando hay dos o más interruptores activados F3 se activa con 1 cuando hay alguno de los interruptores extremos activados. Las salidas del bloque A se encuentran conectadas a tres pequeños pilotos P1, P2 y P3, así como a las entradas del bloque B. Por último, las salidas del bloque B representan la codificación en binario del número de pilotos encendidos que hay en su entrada. Se desea la implementación con puertas lógicas de los bloques A y B. 11. Un sistema de alarma está constituido por cuatro detectores a, b, c y d; el sistema debe activarse cuando se activen tres o cuatro detectores, si sólo lo hacen dos detectores, es indiferente la activación o no del sistema. Por último, el sistema nunca debe activarse si se dispara un solo detector o ninguno. Por razones de seguridad el sistema se deberá activar si a=0, b=0, c=0 y d=1. El sistema se implementará empleando sólo puertas NOR. 7

12. Diseñar un circuito que, estando constituido por cuatro pulsadores a, b, c y d, y dos lámparas, L1 y L2, cumpla las siguientes condiciones de funcionamiento: L1 se encenderá si se pulsan tres pulsadores cualesquiera. L2 se encenderá si se pulsan los cuatro pulsadores. Si se pulsa un solo pulsador, sea éste el que sea, se encenderán L1 y L2. 13. Diseñar el circuito de control de un motor mediante tres pulsadores, a, b y c, que cumpla las siguientes condiciones de funcionamiento: Si se pulsan los tres pulsadores, el motor se activa. Si se pulsan dos pulsadores cualesquiera, el motor se activa, pero se enciende una lámpara de peligro. Si sólo se pulsa un pulsador, el motor no se activa, pero sí se enciende la lámpara indicadora de peligro. Si no se pulsa ningún pulsador, el motor y la lámpara están desactivados. 8