ELECTRÓNICA DIGITAL Tema 5 PROCESADORES DIGITALES (PARTE 2A) Arquitecturas Harvard y Von Neumann. Tipos de procesadores digitales
SISTEMA FÍSICO DE LA DE CONTROL DE CONTROL ARQUITECTURA HARVARD CTR G M C2/+ Variables de control E/S Variables de dirección MEMORIA VOLÁTIL RAM OPERATIVA Esquema de un procesador digital secuencial síncrono de arquitectura Harvard cuya unidad de control está implementada con un contador 0 n k,2d G 0 2 k - MUX n MEMORIA NO VOLÁTIL 0 A 2 m - REGISTRO ARITMÉTICA Y LÓGICA Resultado Datos
SISTEMA FÍSICO DE LA DE CONTROL DE CONTROL ARQUITECTURA HARVARD E CTR G n M C2/+,2D n Variables de control E/S Variables de dirección MEMORIA NO MEMORIA VOLÁTIL 0 A 2 m - RAM REGISTRO OPERATIVA E 3 E 2 E 7 VOLÁTIL E 4 E 5 E 8 0 k G 0 2 k - MUX E 6 ARITMÉTICA Resultado Y LÓGICA E 9 Datos Diagrama de estados de la unidad de control de un procesador digital secuencial síncrono de arquitectura Harvard E 2 n
SISTEMA FÍSICO DE LA DE CONTROL ARQUITECTURA HARVARD Indicadores (Flags) Bus de direcciones de la memoria de datos DE CONTROL OPERATIVA (DATA PATH) MEMORIA DE DATOS RAM A G ARITMÉTICA Bus de datos Esquema de bloques básico de un procesador de arquitectura Harvard
PROCESADOR DE ARQUITECTURA HARVARD CARACTERÍSTICAS GENERALES Su unidad de control es un sistema secuencial síncrono que puede ser cableado o programable según posea un circuito combinacional cableado o programable, respectivamente. Su circuito combinacional suele ser una memoria de instrucciones no volátil EPROM o FLASH que contiene las direcciones de la memoria de datos (RAM). Esto hace que el número de bits de las posiciones de la memoria de datos y de la memoria de instrucciones puedan ser diferentes. Poseen dos buses de direcciones diferentes lo cual complica el sistema físico, sobre todo si el procesador no se coloca en un solo circuito integrado. Reciben el nombre de procesadores de un nivel porque son capaces de realizar una operación y tomar una decisión en función de su resultado en teoría en un solo ciclo del generador de impulsos y en la práctica en un máximo de dos. El circuito combinacional de la unidad de control debe ser programable para que el procesador lo sea también.
SISTEMA FÍSICO DE LA DE CONTROL ARQUITECTURA VON NEUMANN E Búsqueda de instrucciones DE MEMORIA DE INSTRUCCIONES DE MEMORIA DE DATOS DE CONTROL Datos Resultados E 2 Ejecución de instrucciones Diagrama de estados de la unidad de control GENERADOR DE IMPULSOS ARITMÉTICA Y LÓGICA Información: Datos o instrucciones Señales de control Esquema de bloques Procesador digital secuencial síncrono de arquitectura Princeton
ARQUITECTURA VON NEUMANN DE MEMORIA DE DATOS E INSTRUCCIONES DE CONTROL Datos Resultados G ARITMÉTICA Y LÓGICA Información: Datos o instrucciones Señales de control Esquema de bloques de un procesador digital de arquitectura Princeton
ARQUITECTURA VON NEUMANN DE CONTROL G REGISTRO ACUMULADOR MEMORIA ACTIVA (DATOS) Bus de dirección Bus de datos ARITMÉTICA Y LÓGICA Resultados MEMORIA PASIVA (INSTRUCCIONES) Datos externos Información: Datos o instrucciones Señales de selección (dirección) y de control Esquema de bloques de un procesador digital de arquitectura Princeton con memoria de datos y memoria de instrucciones separadas
PROCESADORES DIGITALES SECUENCIALES MEMORIA DE INSTRUCCIONES A R/W C RAM REGISTRO DE INSTRUCCIÓN G C2 DE CONTROL ARQUITECTURA VON NEUMANN Instrucciones,2D Código de operación Puesta en estado inicial CONTADOR DE PROGRAMA R CTR G3 M C2/,3+ Dirección de la instrucción Dirección,2D Esquema básico de la unidad de control de un procesador digital de arquitectura Princeton G CONTADOR DE CICLOS DE LA INSTRUCCIÓN CTR C Señales de control de la Unidad Operativa PALABRA DE ESTADO (PSW) G A la Unidad Operativa C2 A las entradas de control C2 CIRCUITO COMBINACIONAL,2D
Bus de dirección Al circuito combinacional REGISTRO DE INSTRUCCIÓN G EN3 C2 Al circuito combinacional Código de operación CONTADOR DE PROGRAMA CTR G3 EN4 M C2/,3+ REGISTRO ACUMULADOR MEMORIA ACTIVA 3 R/W CE EN (RAM) (VOLÁTIL) (DATOS) Bus de datos MEMORIA PASIVA (RPROM) (NO VOLÁTIL) EN (INSTRUCCIONES) G,2D 3 Instrucciones/Datos CONTADOR DE CICLOS DE LA INSTRUCCIÓN CTR C Dirección,2D 4 G C2,2D Al circuito combinacional Selección operación EN UAL ARITMÉTICA EN Y LÓGICA (UAL) Resultados (Puertos de salida) Datos externos (Puertos de entrada) ARQUITECTURA VON NEUMANN A las entradas de control C2 CIRCUITO COMBINACIONAL G Al registro EN3 de instrucción G3 Al registro EN4 contador de programa M Selección operación EN UAL A la unidad aritmética y lógica PALABRA DE ESTADO G C2 Indicadores (Flags) Esquema básico de un procesador digital de arquitectura Princeton DE CONTROL,2D
ARQUITECTURA VON NEUMANN Bus de datos DE CONTROL DE ARITMÉTICA Y LÓGICA Bus de direcciones y señales de control CENTRAL DE PROCESO Información: Datos o instrucciones Bus de direcciones y señales de control Unidad central de proceso [Central Processing Unit (CPU)]
ARQUITECTURA VON NEUMANN Bus de datos CENTRAL DE PROCESO G DE MEMORIA DE ACCESO ALEATORIO Bus de direcciones y señales de control Información: Datos o instrucciones Bus de direcciones y señales de control Esquema de bloques de un procesador digital de arquitectura Princeton
PROCESADOR DE ARQUITECTURA PRINCETON CARACTERÍSTICAS GENERALES Su unidad de control es un sistema secuencial síncrono que posee solamente dos estados (estado de búsqueda y estado de ejecución de instrucciones) lo cual permite que la memoria activa de datos (RAM) y la memoria de instrucciones (EPROM, flash) se comuniquen con la unidad de control a través de un bus único. Esto hace que el número de bits de las posiciones de la memoria de datos y de la memoria de instrucciones sean idénticos. Poseen un bus de direcciones único para la memoria de datos y la memoria de instrucciones lo cual simplifica el sistema físico. Reciben la denominación de procesadores de dos niveles porque primero buscan la instrucción y a continuación la ejecutan en instantes de tiempo diferentes. Por ello necesitan como mínimo cuatro ciclos del generador de impulsos para realizar una operación (dos para el ciclo de búsqueda y otros dos para el ciclo de ejecución) y tomar una decisión en función del resultado obtenido. Esto hace que sean básicamente más lentos que los que utilizan la arquitectura Harvard. Son programables aunque el circuito combinacional de la unidad de control sea cableado y fueron los primeros en ser diseñados y fabricados. Esta fue una idea genial en 946.
PERIFÉRICOS Subsistemas externos al procesador que suministran o reciben datos de él. Se caracterizan por: Suministran o deben recibir la información en un código diferente del binario natural, el BCD natural o el ASCII, en los que procesador realiza sus operaciones. Por ejemplo una pantalla alfanumérica visualiza la información alfanumérica en un código de 5 x 7 puntos y el computador la proporciona en el código ASCII. Muchas veces necesitan que se les proporcione periódicamente la información a una velocidad determinada, en el caso de un periférico de salida, o la proporcionan en cualquier instante, de forma asíncrona en relación con el generador de impulsos del procesador.
CIRCUITO DE INTERFAZ Circuito que acopla el periférico al procesador digital. Suele recibir el nombre de interfaz (Interface) porque tiene dos caras, una que mira al procesador y otra que mira al periférico. Además, en la mayoría de los casos, a un procesador hay que acoplarle más de un periférico. TAREAS QUE EJECUTA Adapta el formato de la información del computador al periférico y viceversa. Almacena temporalmente la información en un formato distinto al que utiliza el procesador. Sincroniza entre sí el computador y el periférico. Lleva a cabo un determinado proceso de información para descargar a la unidad de control de esa tarea. Un ejemplo típico es un circuito temporizador/contador.
CIRCUITO DE INTERFAZ TAREAS QUE EJECUTA Ejecuta las acciones necesarias para que se realice la entrada/salida de información, como hacen por ejemplo los puertos de entrada/salida (serie o paralelo) o un puerto de conexión a una red de control industrial. Controla los instantes en los que se producen las transferencias de la información, como hace por ejemplo un controlador de interrupciones o un controlador de acceso directo a memoria o DMA (Direct Acces Memory). Ejecuta funciones especiales, como por ejemplo las que realizan un circuito de vigilancia o perro guardián (Watch-dog) y un circuito de control de modos de bajo consumo.
DE CONTROL OPERATIVA Bus de direcciones de la memoria de datos Indicadores (Flags) MEMORIA DE DATOS A RAM CIRCUITOS DE INTERFAZ G ARITMÉTICA Bus de direcciones Interfaces de acoplamiento con periféricos de un procesador de arquitectura Harvard Bus de datos INTERFAZ (INTERFACE) INTERFAZ N (INTERFACE) PERIFÉRICO PERIFÉRICO N
CENTRAL DE PROCESO DE MEMORIA DE ACCESO ALEATORIO Bus de datos CIRCUITOS DE INTERFAZ G INTERFAZ (INTERFACE) PERIFÉRICO Bus de direcciones INTERFAZ N (INTERFACE) PERIFÉRICO N Interfaces de acoplamiento con periféricos de un procesador de arquitectura Von Neumann
CIRCUITO DE INTERFAZ PROCESADOR DIGITAL Bus de datos Bus de direcciones Señal de control INTERFAZ A otros periféricos CIRCUITO DE SELECCIÓN DE PERIFÉRICO CIRCUITO DE INTERFAZ Señal de transferencia PERIFÉRICO Esquema de bloques del circuito de interfaz entre un procesador y un periférico
CIRCUITO DE INTERFAZ PROCESADOR DIGITAL Bus de datos Bus de direcciones Señal de control INTERFAZ A otros periféricos DECODIF. 0 2 X/Y 0 2 CIRCUITO DE INTERFAZ PERIFÉRICO n- G 2 n - A otros circuitos de interfaz Esquema de bloques de la diapositiva anterior con el circuito de selección realizado con un decodificador
CIRCUITO DE INTERFAZ CONCEPTOS ASOCIADOS Todos los circuitos de interfaz están asociados a dos conceptos interrelacionados que son: - La forma de realizar la transferencia de información -La forma de controlar la transferencia de información
CIRCUITO DE INTERFAZ FORMA DE REALIZAR LA TRANSFERENCIA DE INFORMACIÓN Transferencia de información en paralelo Se caracteriza por recibir la información en paralelo (periféricos de salida) o proporcionarla en paralelo (periféricos de entrada) a través del bus de datos del procesador. Se utiliza cuando el periférico esta situado cerca del procesador y se quiere hacer la transferencia a la máxima velocidad posible. En este caso el circuito de interfaz recibe el nombre de puerto paralelo (Parallel port). Transferencia de información en serie Se caracteriza porque la información se transfiere a través de un único canal de comunicación. Para ello el interfaz debe realizar la tarea de comunicar en serie el procesador con el periférico y por ello se le suele denominar puerto serie (Serial port). Se utiliza cuando el periférico está situado a una distancia elevada del procesador y también cuando se quiere simplificar la conexión entre el periférico y el procesador de lo que es un ejemplo la conexión o bus USB.
CIRCUITO DE INTERFAZ FORMA DE REALIZAR LA TRANSFERENCIA DE INFORMACIÓN PUERTO DE SALIDA EN PARALELO Bus de datos PROCESADOR Bus de direcciones A otros periféricos DIGITAL Señal de control PUERTO DE SALIDA EN PARALELO DECODIF. 0 2 X/Y 0 2 Impulso de transferencia REGISTRO (BUFFER) C n- G 2 n - A otros circuitos de interfaz Al periférico Esquema de bloques de un puerto de salida en paralelo
PROCESADORES DIGITALES SECUENCIALES PUERTO DE SALIDA EN PARALELO PROCESADOR DIGITAL Bus de datos Señal de control Bus de direcciones n PUERTO DE SALIDA EN PARALELO DECODIF. 0 2 n- G X/Y 0 2 2 n - 8 Impulso de transferencia A otros circuitos de interfaz REGISTRO (BUFFER) C 8 A otros periféricos Ejemplo de aplicación de un puerto de salida en paralelo que conecta un procesador digital y un visualizador estático PERIFÉRICO VISUALIZADOR ESTÁTICO +V BCD/7SEG R a b 2 c d 4 e f 8 g 2 4 8 BCD/7SEG a b c d e f g R +V
PROCESADOR DIGITAL Bus de datos Bus de direcciones Señal de control de entrada n 8 PUERTO DE ENTRADA EN PARALELO A otros periféricos PUERTO DE ENTRADA EN PARALELO DECODIF. 0 2 n- G X/Y 0 2 A otros circuitos de interfaz 2 n - 4 4 EN EN EN EN EN EN EN EN Al periférico Al periférico Esquema de un puerto de entrada en paralelo
PUERTO DE ENTRADA EN PARALELO PROCESADOR Bus de datos Bus de direcciones n 8 A otros periféricos DIGITAL Señal de control de entrada PUERTO DE ENTRADA EN PARALELO 8 DECODIF. 0 2 n- G X/Y 0 2 A otros circuitos de interfaz 2 n - 8 EN Al periférico Esquema simplificado de un puerto de entrada en paralelo
PROCESADOR DIGITAL Bus de datos Bus de direcciones Señal de control de entrada PUERTO DE ENTRADA PUERTO DE ENTRADA EN PARALELO n 8 8 A otros periféricos DECODIF. EN 0 2 n- G X/Y 0 2 A otros circuitos de interfaz 2 n - 8 +V +V R R R R R R R R 0V PERIFÉRICO INTERRUPTORES Ejemplo de aplicación de un puerto de entrada en paralelo que conecta un procesador digital y un conjunto de interruptores 0V
PUERTO SERIE PROCESADOR DIGITAL Bus de datos Bus de direcciones Señal de control PUERTO SERIE CIRCUITO DE SELECCIÓN DE PERIFÉRICO CIRCUITO DE INTERFAZ C A otros periféricos D PROCESADOR DE COMUNICACIONES Canal de comunicaciones PERIFÉRICO PROCESADOR DE COMUNICACIONES Esquema de bloques de un puerto serie de un procesador digital
FORMA DE CONTROLAR LA TRANSFERENCIA DE INFORMACIÓN CONTROL POR PARO O CONSULTA PROCESADOR Bus de datos Bus de direcciones n 8 A otros periféricos DIGITAL Señal de control PUERTO DE ENTRADA PARALELO ACOPLADO POR PARO O CONSULTA 8 EN EN CIRCUITO DE SELECCIÓN DE PERIFÉRICO Q D C R 8 PERIFÉRICO Acoplamiento en paralelo por paro o por consulta de un periférico a un procesador
FORMA DE CONTROLAR LA TRANSFERENCIA DE INFORMACIÓN CONTROL POR INTERRUPCIÓN PROCESADOR DIGITAL Bus de datos Bus de direcciones Señal de control PUERTO SERIE ACOPLADO POR INTERRUPCIÓN CIRCUITO DE INTERFAZ A otros periféricos CIRCUITO DE SELECCIÓN DE C PERIFÉRICO D PROCESADOR DE COMUNICACIONES Canal de comunicaciones CIRCUITO DE CONTROL DE INTERRUPCIONES Señal de control A otros periféricos acoplados por interrupción Ejemplo de acoplamiento de un procesador de comunicaciones por interrupción
SÍNCRONOS PROGRAMABLES Sistemas capaces de procesar información representada mediante señales digitales y modificar dicho proceso sin más que cambiar el contenido de una memoria de acceso aleatorio, lo que permite su utilización en campos de aplicación muy diversos que exigen prestaciones distintas al procesador. CLASIFICACIÓN - Computadores de aplicación general. - Microcontroladores. - Autómatas Programables. - Procesadores digitales de señales. - Procesadores digitales configurables.
SÍNCRONOS PROGRAMABLES COMPUTADOR DE APLICACIÓN GENERAL Procesador digital secuencial síncrono programable de arquitectura Von Neumann que es capaz de realizar eficazmente, bajo el control de un conjunto de instrucciones situadas en una memoria de acceso aleatorio, diferentes procesos de cálculo que van desde complejas simulaciones en diversas áreas de investigación científica, herramientas para aplicaciones técnicas como diseño gráfico y tareas de gestión (Business applications). La utilización de los computadores en campos tan diversos estimuló la búsqueda de la elevación de sus prestaciones (Performance) a partir de las del procesador básico de arquitectura Von Neumann, lo que hizo necesaria la elevación de la complejidad de su sistema físico, que solo fue posible gracias al desarrollo de la Microelectrónica.
SÍNCRONOS PROGRAMABLES COMPUTADOR DE APLICACIÓN GENERAL PRINCIPALES CONCEPTOS Generalización de la utilización de las unidades operativas con capacidad para realizar operaciones con números representados en coma flotante (Numerical Coprocessors). Segmentación de las funciones aritméticas (Pipelining of Arithmetic Functions) Almacenamiento de instrucciones en una memoria secuencial (Instruction buffering) y solapamiento de la ejecución de las instrucciones (Instruction pipelining). Utilización de una o más memorias ocultas (Cache memories). Procesadores superescalares (Superscalar processing). Ubicación automática de periféricos (Plug & Play).
SÍNCRONOS PROGRAMABLES COMPUTADOR DE APLICACIÓN GENERAL COPROCESADOR CENTRAL DE PROCESO Bus de datos Bus de direcciones DE MEMORIA DE ACCESO ALEATORIO G Señales de control COPROCESADOR INTERFAZ (INTERFACE) PERIFÉRICO Esquema de bloques de un computador con coprocesador incorporado INTERFAZ N (INTERFACE) PERIFÉRICO N
SÍNCRONOS PROGRAMABLES COMPUTADOR DE APLICACIÓN GENERAL ALMACENAMIENTO DE INSTRUCCIONES EN UNA MEMORIA SECUENCIAL (INSTRUCTION BUFFERING) RAM FIFO CENTRAL DE PROCESO Salida de instrucciones DE GES TIÓN DE MEMORIA Esquema básico de la utilización de una memoria cola (FIFO) para solapar la búsqueda y la ejecución de las instrucciones
SÍNCRONOS PROGRAMABLES COMPUTADOR DE APLICACIÓN GENERAL MEMORIA OCULTA (CACHE MEMORY) Memoria oculta (CACHE) Memoria principal RAM CENTRAL DE PROCESO Esquema de bloques básico de un computador que posee una memoria oculta (Cache)
SÍNCRONOS PROGRAMABLES COMPUTADOR DE APLICACIÓN GENERAL MEMORIA OCULTA (CACHE MEMORY) MEMORIA OCULTA Memoria Dirección asociativa CAM CENTRAL DE PROCESO Señales de control Dirección Memoria RAM oculta RAM Esquema de bloques básico de una memoria oculta implementada con una memoria asociativa
CENTRAL DE PROCESO Bus de datos Bus de direcciones SÍNCRONOS PROGRAMABLES COMPUTADOR DE APLICACIÓN GENERAL UBICACIÓN AUTOMÁTICA DE PERIFÉRICOS (PLUG & PLAY) DE MEMORIA DE ACCESO ALEATORIO G INTERFAZ (INTERFACE) PERIFÉRICO Microcomputador con interfaz USB incorporada Señales de control INTERFAZ N (INTERFACE) PROCESADOR DE COMUNICACIONES USB PERIFÉRICO N PROCESADOR DE COMUNICACIONES USB PERIFÉRICO USB
CENTRAL DE PROCESO SÍNCRONOS PROGRAMABLES COMPUTADOR DE APLICACIÓN GENERAL UBICACIÓN AUTOMÁTICA DE PERIFÉRICOS (PLUG & PLAY) Bus de datos Bus de direcciones DE MEMORIA DE ACCESO ALEATORIO G INTERFAZ (INTERFACE) PERIFÉRICO Bus de direcciones Esquema de bloques de un microcomputador con puerto USB y concentrador (Hub) que gestiona varias comunicaciones USB con otros tantos periféricos Señales de control INTERFAZ N (INTERFACE) PROCESADOR DE COMUNICACIONES USB PERIFÉRICO N CONCENTRADOR (HUB) USB PERIFÉRICO CON PROCESADOR USB PERIFÉRICO CON PROCESADOR USB N
SÍNCRONOS PROGRAMABLES MICROCONTROLADORES Televisor Robot Microondas Microcontrolador Automóvil Lavadora Impresora Campos de aplicación de los microcontroladores
SÍNCRONOS PROGRAMABLES MICROCONTROLADORES Bus de datos PROCESADOR Bus de direcciones A otros periféricos DIGITAL INTERFAZ D Terminal de salida DECODIFICADOR DE DIRECCIONES CS CERROJO LE Señal de escritura (WR) Diagrama de bloques básico de un bit de un puerto paralelo de salida
SÍNCRONOS PROGRAMABLES MICROCONTROLADORES PROCESADOR DIGITAL Bus de datos Bus de direcciones INTERFAZ A otros periféricos EN DECODIFICADOR DE POSICIONES CS Señal de lectura (RD) Terminal de entrada Diagrama de bloques básico de un bit de un puerto paralelo de entrada
SÍNCRONOS PROGRAMABLES MICROCONTROLADORES PROCESADOR DIGITAL Bus de datos Bus de direcciones INTERFAZ A otros periféricos Señales de control de entrada y salida CIRCUITO DE SELECCIÓN DE EN Al periférico PERIFÉRICO C Diagrama de bloques básico de un puerto paralelo de entrada/salida
SÍNCRONOS PROGRAMABLES MICROCONTROLADORES Bus de datos PROCESADOR DIGITAL Bus de direcciones 8 8 A otros periféricos Señal de escritura (WR) Señal de lectura (RD) INTERFAZ CIRCUITO DE SELECCIÓN DE PERIFÉRICO REGISTRO DE SENTIDO C 8 D & EN & EN REGISTRO DE SALIDA C D 8 & EN & EN Diagrama de bloques básico de un puerto paralelo bidireccional
SÍNCRONOS PROGRAMABLES MICROCONTROLADORES Bus de datos PROCESADOR DIGITAL Bus de direcciones 8 8 A otros periféricos Señal de escritura (WR) Señal de lectura (RD) INTERFAZ CIRCUITO DE SELECCIÓN DE PERIFÉRICO REGISTRO DE SALIDA C D 8 R +V EN Diagrama de bloques básico de un puerto paralelo cuasibidireccional
Conector de expansión SÍNCRONOS PROGRAMABLES MICROCONTROLADORES Amplificadores (Drivers) m Periféricos internos Bus de expansión m m Comunicación vía USB RB7_P RB6_P n RB7 Interfaz USB (PIC 6C745) RB7_U RB6_U Circuito de control RB6 MCLR/Vpp Zócalos para microcontroladores PIC 6F84 y 6F87x RB4 RB5 2 3V CC 5V CC Puesta a cero 2V CA ó 5V CC Fuente de Alimentación 3V CC 5V CC 5V CC m = n + RB6_P + RB7_P + masa + 5V CC Placa SiDePIC-USB de desarrollo de sistemas electrónicos basados en un microcontrolador
SÍNCRONOS PROGRAMABLES MICROCONTROLADORES Fotografía de la placa SiDePIC-USB