Describa verbalmente que macro-operaciones se están realizando en función de las señales de

Documentos relacionados
Sistemas Electrónicos Digitales

Soluciones a los problemas impares. Tema 5. Memorias. Estructura de Computadores. I. T. Informática de Gestión / Sistemas

Introducción a la arquitectura de computadores

Diseño de una calculadora

Estructura de Computadores Ingeniería Técnica en Informática de Sistemas. BOLETIN 4: Memoria

Oliverio J. Santana Jaria. Sistemas Digitales Ingeniería Técnica en Informática de Sistemas Curso Los objetivos de este tema son:

Arquitectura de Computadores. Apellidos, Nombre:

ITT-327-T Microprocesadores

Relación de Problemas I

Ejercicios. Arquitectura de Computadoras. José Garzía

AUTOMATIZACION. Reconocer la arquitectura y características de un PLC Diferenciar los tipos de entradas y salidas MARCO TEORICO. Estructura Interna

FUNCIONAMIENTO DEL ORDENADOR

^6+1 2^5+1 2^2+1 2^1+1 2^ ^6+1 2^0-65.

Departamento de Electrónica Electrónica Digital. Mapas de memoria. Bioingeniería Facultad de Ingeniería - UNER

FUNDAMENTOS DE COMPUTADORES 18 de junio de Examen parcial del 2º cuatrimestre.

Tema 5.- Memorias. ---***---

1 La figura 1 muestra la estructura de la CPU de un computador con palabras y direcciones de 32 bits, cuya

Conceptos de Arquitectura de Computadoras Curso 2015

Componentes indispensables Un (1) 74LS181 ALU Un (1) 74 LS 47 Un display 7seg Ánodo Común

BIBLIOGRAFIA TEORIA DE CIRCUITOSY DISPOSOTIVOS BOYLESTAD ELECTRONICA DIGITAL TOKHEIM SISTEMAS DIGITALES TOCCI

ESTRUCTURA BÁSICA DE UN ORDENADOR

3 - Arquitectura interna de un up

INDICE Programa Entrada Unidad de control Unidad aritmética y lógica (ALU)

TEMA 1: Concepto de ordenador

Práctica 5MODBUS: Bus Modbus

Tutoría 2. Banco de memoria de 8 y 16 bits (8086)

Práctica 4. Organización del Computador 1 12 de septiembre de Algunas consideraciones preliminares:

Qué es un Microcontrolador?

Expresiones Aritméticas. Programación digital I Escuela de Sistemas Facultad de Ingeniería Gilberto Diaz

LABORATORIO DE COMPUTADORAS

Mod. I, Unid. 1, Obj. 1 Criterio de Dominio 1/1

(1) Unidad 1. Sistemas Digitales Basados en Microprocesador SISTEMAS BASADOS EN MICROPROCESADORES. Grado en Ingeniería Informática EPS - UAM

Universidad Central de Venezuela Facultad de Ciencias Escuela de Computación Organización y Estructura del Computador II Semestre I-2014.

ENIAC, Primer computador electrónico y su panel de conexiones

Sistemas Electrónicos Digitales. Práctica 2 Implementación de un filtro FIR basado en estructura MAC

Preparado por José Manuel Migueláñez. Profesor de Mantenimiento de Aviónica I.E.S. BARAJAS. MADRID. REFERENCIA DIGITAL PARA TMA-s

PROBLEMA VHDL. 7 dig1. dig2. Entradas : Señales a[3..0] y b [3..0] en código GRAY Salida : Señales Dig1[6..0] y Dig2[6..0] para los visualizadores

Tema: USO DE MEMORIAS RAM Y ROM

Ing. Jose Luis Apaza Gutierrez MEMORIAS. Un elemento de memoria es aquel elemento capaz de almacenar un estado durante un tiempo determinado.

Práctica 1. Introducción a la programación en ensamblador

Estructura del Computador

GUIA SISTEMAS NUMERICOS

Para convertir un decimal a un binario se necesita la siguiente tabla.

Ejercicios Jerarquía de Memoria

Test: Conteste exclusivamente en HOJA DE LECTURA ÓPTICA. No olvide marcar que su tipo de examen es A.

Sistema electrónico digital (binario) que procesa datos siguiendo unas instrucciones almacenadas en su memoria

ESTRUCTURA Y TECNOLOGÍA DE COMPUTADORES PRÁCTICAS DE LÓGICA CABLEADA

TEMARIOS PARA EL PROCESO DE SELECCIÓN DEL PERSONAL SINDICALIZADO

1.2.- EL MICROPROCESADOR.

CICLOS DEL PROCESADOR

ESTRUCTURA FÍSICA DEL µp 8086

LABORATORIO DE ARQUITECTURA DE COMPUTADORES. I. T. I. SISTEMAS / GESTIÓN GUÍA DEL ALUMNO

Ciclos de máquina. Otro ejemplo: decremento de un registro par (donde rp = HL, DE, BC, SP) DCX rp

Práctica 1 Transistor BJT Región de Corte Saturación Aplicaciones

INDICE 1. Operación del Computador 2. Sistemas Numéricos 3. Álgebra de Boole y Circuitos Lógicos

El Diseño de un Lenguaje Máquina

Estructura de Computadores

1.3.- V A L O R A B S O L U T O

LECCIÓN N 13 MICROCOMPUTADORES

Análisis general de un Microprocesador

Ensamblador. Introducción. Dpto. Física y Arquitectura de Computadores. Universidad Miguel Hernandez

Procedimiento para el diseño de un mapa de memoria de un sistema basado en microprocesador:

LECCIÓN 14: DISEÑO DE COMPUTADORES MEDIANTE MICROPROGRAMACION

Resumen de las instrucciones del 8086/8088

Arquitectura de Computadores II Clase #3

SISTEMAS ELECTRÓNICOS DIGITALES

BLOQUE 3. Enrique Mandado Pérez María José Moure Rodríguez. Microcontroladores

Sistemas Electrónicos Digitales

PROBLEMAS TEMA 3: Unidad de Entrada/Salida

Técnicas Avanzadas de Control Memoria de ejercicios

Puertas lógicas NAND, NOR y OR exclusiva Práctica # 10

Componentes indispensables Un (1) 74LS181 ALU Un (1) 74 LS 47 Un display 7seg CA

Diseño Procesador Monociclo

Representación de números enteros: el convenio exceso Z

MICROPROCESADORES PARTES DE UN MICROPROCESADOR

Actividad introductoria: Algunas personas realizando actividades diarias

INTERFACE CON MEMORIA y E/S

UNIVERSIDAD TECNOLÓGICA NACIONAL FACULTAD REGIONAL SAN NICOLÁS INGENIERIA ELECTRÓNICA TÉCNICAS DIGITALES III

Estructuras de control

Funcionamiento de la Pila (o stack)

Sistemas Digitales. Ejercicios Tema 5. El Procesador de Propósito General

Universidad de Alcalá

Registros de desplazamiento

MEMORIAS Y BUSES. Las memorias son dispositivos de almacenamiento de información, en la cual los bits se graban en celdas. D 2

UNIDAD 1. COMPONENTES DEL COMPUTADOR

Tema 5: Memorias. Espacio reservado para notas del alumno

UNIVERSIDAD DEL VALLE DE MÉXICO PROGRAMA DE ESTUDIO DE LICENCIATURA PRAXIS MES XXI

LA COMPUTADORA BASADA EN UN PROCESADOR

Control de Flujo. Estructuras de Control! Experiencia Educativa de Algorítmica CONTROL DE FLUJO

Divisores Binarios. D = d *Q + R. con la condición de que el resto sea menor que el divisor, es decir 0 R d.

Tema: Microprocesadores

PRÁCTICA 4. CONTADORES

Práctica 7. Control de una Máquina Expendedora Mediante Máquinas de Estado Finito (FSM)

Examen de Conocimientos sobre Algoritmos para el Ingreso a la Licenciatura en Ingeniería en Software GUÍA PARA EL SUSTENTANTE

El nivel ISA (II)! Conjunto de Instrucciones

Discusión. Modelo de una compuerta. Arquitecturas de Computadores Prof. Mauricio Solar. Temario. ...Introducción

Algoritmos. Medios de expresión de un algoritmo. Diagrama de flujo

Introducción a la Computación. Capítulo 10 Repertorio de instrucciones: Características y Funciones

Programcaión Básica. Secuencias de Control y Repetición. Arturo Vega González.

Métodos para escribir algoritmos: Diagramas de Flujo y pseudocódigo

Transcripción:

PELLIDOS, NOMRE: Problema. Las siguientes iguras representan una unidad de datos la carta SM de un sistema digital. (5.5puntos) XS CY WC RC DOWNC CONT WT W R SS T ZC WC,R,ZC W,RC S W R RC,W,W R,WT DOWNC ZC C, RC FIN Describa ormalmente los componentes: CONT, C,, T. (.5 puntos) (b) Realice la carta SM de datos. Describa verbalmente que macro-operaciones se están realizando en unción de las señales de selección S S. (.5 puntos) (d) En la carta SM alta la rama SS=, para dicha rama se quiere añadir una macrooperación, sin realizar ninguna modiicación en la ruta de datos ni en la descripción de los componentes. La nueva macrooperación hara lo siguiente: Si contienen el mismo valor ha que establecer. En caso contrario permanecen inalterados ambos registros. (.5 puntos)

PELLIDOS, NOMRE: Problema 2. La memoria de programa del CS2 contiene los datos mostrados en la tabla. La primera ila de la tabla corresponde a la palabra $ de la memoria de programa. (4.5 puntos) Rellene la tabla con las instrucciones correspondientes a los valores binarios indicados. (.5 puntos) (b) Indique que hace el programa obtenido en su conjunto. (.5 puntos) Realice un nuevo programa que calcule en el registro R la suma números impares menores de 2 maores de. (.5 puntos) Valor binario Instrucción

PELLIDOS, NOMRE: Solución: Problema (b): Problema (d): XS XS SS T,C C SS C,CONT C C C,CONT C C C+T,T C, C T C, C T C C-T CONT CONT- CONT CONT- CONT C C C+T FIN C C+T C FIN C, C Problema : : Establece a cero los registro : Multiplica, el resultado queda en el C : Transiere C a Problema 2 - : LDI R,$FF MOV R,R :ST R,R SUI R, RZS F JMP F:STOP Problema 2 (b): Rellena la memoria con FF, (menos la palabra ) Problema 2 - : LDI R, LDI R, OTRO: DD R,R DDI R,2 CPI R,2 RZS FIN JMP OTRO

Grado en Ingeniería Inormática - Ingeniería del Sotware Estructura de Computadores - Prueba - Mao de 22 pellidos, Nombre: Problema. En este problema se trabajará con un microprocesador de 24 líneas de dirección un bus de datos de 8 bits. Responda las cuestiones. El mapa de memoria del procesador es de (Indique las unidades: Ki, Mi o Gi). (.5 puntos) CS CS 2- D 7-22- D 7- ROM RM2 (b) El chip ROM tiene una capacidad de (Indique las unidades: Ki, Mi o Gi). (.5 puntos) El chip RM2 tiene una capacidad de (Indique las unidades: Ki, Mi o Gi). (.5 puntos) (d) Eplique con una sola rase la dierencia entre una memoria ROM una memoria RM. (e) () Realice un circuito con decodiicadores que ubique la memoria ROM en el rango de direcciones lógicas $4. a $7F.FFFF. Complete el circuito anterior añadiendo la memoria RM2 en el rango de direcciones $8. a $FF.FFFF. Problema 2. Utilizando la siguiente ruta de datos responda las siguientes cuestiones: RCONT WCONT UC WMR WT CONT W R EC MR R/W T W R 8 7- RM 8X8 D 7- S S a b 8 WC C RC 8 WD RD SEL 8 D

Describa ormalmente el contador CONT la LU asumiendo las siguientes uncionalidades: (a.) (a.2) Para el contador la señal WCONT realiza escritura del mismo, la señal UC lo incrementa, la señal lo establece a cero la señal EC indica el inal de cuenta. (.5 puntos) La LU dispondrá de operación de suma, operación de resta operaciones de traspaso de datos. (.5 puntos) (b) Realice la una carta SM de un controlador que establezca a cero los registros,,c D. (.5 puntos) Indique las modiicaciones necesarias en la unidad de datos para poder escribir cualquiera de los registros,, C D en la memoria RM. Realice un ejemplo en una carta SM de control donde se realice la escritura de algún registro en la memoria RM. Problema 3. Indique la instrucción del CS2 correspondiente a la siguiente secuencia de microoperaciones: Ciclo C REG(IR-8) + IR7- V NOT REG(IR-8)(C2 +,IR7-(C2 ϵ [-2⁷, 2⁷-], C REG(IR-8)((2 + IR7-(2 > 2⁸-, N REG(IR-8) + IR7- MOD 2⁸ > 2⁷-, Z REG(IR-8) + IR7- = MOD 2 2 REG(IR-8) C, OP3, INM, WS WREG, RC RESPUEST: Problema 4. Indique el resultado inal de los registros tras la ejecución de cada uno de los siguientes programas: Programa LDI R, LDI R,5 CP R,R LT L LDI R,2 JMP END L: LDI R,3 END: STOP (b) Programa 2 LDI R,5 LDI R, : DD R,R SUI R, RZ END JMP END: STOP Rellene los valores inales en decimal Registro R Rellene los valores inales en decimal Registro R Registro R Registro R

pellidos, Nombre: Grado en Ingeniería Inormática - Ingeniería del Sotware Estructura de Computadores - Prueba - bril de 23 Problema. Deina brevemente los siguientes términos, en ámbito de la asignatura: Memoria volátil memoria no volátil. (.5 puntos) (b) Tiempo de acceso a memoria. (.5 puntos) us de direcciones, bus de datos capacidad de una memoria. (.5 puntos) Problema 2. En la igura se muestra la interconeión de un microprocesador a un banco de memoria varios chips de memoria. Debe interpretar correctamente la igura responder a las siguientes cuestiones considerando que, sólo serán válidas las respuestas si se indican con las unidades Ki, Mi o Gi. r w CS CS Microprocesador 9- D 5- Memoria 7- D 5-6- D 5- ROM RM El procesador es capaz de direccionar palabras de bits. (.5 puntos) (b) Si se indica en btes, el procesador admite una memoria máima de (.5 puntos) El chip ROM tiene una capacidad de (.25 puntos) (d) El chip RM2 tiene una capacidad de (.25 puntos) (e) () Realice un circuito con decodiicadores que ubique correctamente 4 chips de RM 2 de ROM. Los chips deben ser los indicados en la igura. Indique en headecimal la dirección de inicio de cada uno de los 6 chips ubicados en el apartado anterior.

Problema 3. En la siguiente igura se muestran 3 rutas de datos dierentes para la interconeión de 4 registros una LU. R W R W RC WC C OP OP RC WT T z C R W R W RC WC C OP OP RC z C W N N W OP OP z WC 23 23 C M M C Ruta Ruta 2 Ruta 3 Para cada una de las rutas enumere los dierentes buses eistentes indicando el tipo de bus. (b) Describa ormalmente los siguientes componentes: (b.) La LU asumiendo las siguientes 4 operaciones: suma, resta, transerencia de la entrada e incremento en uno de la entrada. (.5 puntos) (b.2) El registro C para cada una de las rutas, es decir, debe realizar 3 descripciones dierentes e indicar cada una de ella a que ruta de datos pertenece. (.5 puntos) Utilizando la Ruta de datos, realice la carta SM de datos de control de un controlador que realice la siguiente operación: ++C. (d) Repita el apartado anterior utilizando la Ruta 2 de datos. (e) Repita el apartado anterior utilizando la Ruta 3 de datos.

Grado en Ingeniería Inormática - Ingeniería del Sotware Estructura de Computadores - Prueba - bril 24 pellidos, Nombre: Problema. El circuito de decodiicación de la igura se ha diseñado para un procesador con 6 líneas de dirección 8 bits en el bus de datos. Responda a las cuestiones planteadas. 5 4 2 3 3 3-3- 2-2- RM RM2 RM3 RM4 Indique las capacidades de todas las memorias usando las unidades Ki, Mi o Gi. (b) Obtenga el mapa de memoria, ubicando cada chip correctamente. Indique las direcciones de inicio in de cada chip. (.5 puntos) (d) Indicando las direcciones ísicas de las direcciones lógicas: $3, $7234,$54,$962,$D95. (.5 puntos) Problema 2. Dado el esquema de una unidad de datos la descripción de la LU, mostrados en la igura, responda las siguientes cuestiones: R W R W RC WC C OP OP RC ZC C U/D EN CONT Z RCONT WCONT OP OP OP OP =+ =- = =+ Describa a nivel RT los componentes: (a.) (a.2) El registro C, considerando que dispone de las operaciones: lectura, escritura puesta a cero. El contador CONT considerando que dispone de las operaciones: escritura, lectura, incremento, decremento e inhibición. (b) Realice dos cartas SM (una de datos otra de control) para un controlador que realice la macro-operación + + C (.5 puntos) Realice dos cartas SM (una de datos otra de control) para un controlador que realice la macro-operación C (.5 puntos)

Grado en Ingeniería Inormática - Ingeniería del Sotware Estructura de Computadores - Prueba - 25 pellidos, Nombre: Problema. El circuito de decodiicación de la igura se ha diseñado para un procesador con 6 líneas de dirección 8 bits en el bus de datos. Responda a las cuestiones planteadas. 5 4 3 2 3 4 5 6 7 3 3- M?K8 - M2?K8 2- M3?K8 - M2?K8 Indique las capacidades de todas las memorias usando las unidades Ki, Mi o Gi. (b) Obtenga el mapa de memoria, ubicando cada chip correctamente. Indique las direcciones de inicio in de cada chip. (.5 puntos) (d) Indique las direcciones ísicas de las direcciones lógicas: $34, $634,$752,$962,$D876. (.5 puntos) Problema 2. Dado el esquema de una unidad de datos la descripción de la LU, mostrada en la igura, responda las siguientes cuestiones: R W R W R2 W2 R3 W3 R R R2 R3 OP OP RC WT T C Z P P P P = + - - Z = Describa a nivel RT los registros. (b) Realice dos cartas SM (una de datos otra de control) para un controlador que realice la macrooperación R R + R2 + R3. (.5 puntos) Realice dos cartas SM (una de datos otra de control) para un controlador que realice la resta: R R, tras la resta, si el resultado es cero copiará el valor de R2 a R, si el resultado no es cero copiará R3 a R. (.5 puntos) (d) Realice una carta SM de un nuevo controlador que inclua las de los 2 apartados anteriores. Este nuevo controlador tendrá una señal de entrada llamada OTON, si esta señal es se realizará la unción de la carta SM del apartado (b), si vale la del apartado.

Grado en Ingeniería Inormática - Ingeniería del Sotware Estructura de Computadores - Prueba - 26 pellidos, Nombre: Problema. Responda las siguientes cuestiones El tamaño del mapa de memoria un procesador de 8 bits con 24 líneas de dirección es de: (Indique las unidades: Kites, Mites o Gites). (b) El tamaño del mapa de memoria un procesador de 8 bits con 32 líneas de dirección es de: (Indique las unidades: Kites, Mites o Gites). Rellene la tabla indicando los datos de cada memoria: CHIP us de direcciones:? - Capacidad (Ki/Mi/Gi) 6K 4 32K 8 64K 6 28K 32 (d) Se debe dotar a un procesador con bus de datos de 8 bits con 6 líneas de dirección, con un banco de memoria de 48Kites. Realice el circuito de decodiicación, usando sólo los tipos de chips disponibles del apartado anterior, use sólo los que considere oportunos. (e) Indique las direcciones de inicio in de cada chip del apartado anterior. Problema 2. Dado el esquema de una unidad de datos la descripción de la LU, mostrada en la igura, responda las siguientes cuestiones: R W R W OP OP RC ZC C U/D EN CONT Z RCONT WCONT OP OP OP OP = + - + - Describa a nivel RT los componentes: (a.) (a.2) El registro C, considerando que dispone de las operaciones: lectura, escritura puesta a cero. El contador CONT considerando que dispone de las operaciones: escritura, lectura, incremento, decremento e inhibición. La salida Z es '' cuando el contador es zero. (b) Realice dos cartas SM (una de datos otra de control) para un controlador que realice la macrooperación 2 (+). (.5 puntos) Realice dos cartas SM (una de datos otra de control) para un controlador que realice la macrooperación: (.5 puntos) i = i= ( i) equivalente a: +( )+( 2)+( 3)+...+

Grado en Ingeniería Inormática - Ingeniería del Sotware Estructura de Computadores - Prueba - 27 pellidos, Nombre: Problema. La igura representa el circuito de decodiicación de un banco de memoria para un procesador de 6 líneas de dirección 8 bits en el bus de datos. Responda las siguientes cuestiones: 5 4 EN 2 3 3 2 2 EN 3 3 EN - EN EN EN RM2 3- RM3 RM4-2- RM Obtenga el mapa de memoria ubicando correctamente los chips (b) Rellene la tabla indicando los datos de cada memoria: (.5 puntos) CHIP Capacidad (Ki/Mi/Gi) Dirección lógica de inicio en headecimal Dirección lógica de in en headecimal RM RM2 RM3 RM4 Problema 2. Se dispone sólo de dos tipos de chips 4K4 6K8 para diseñar el circuito de decodiicación para un banco de memoria de 64Ktes con 8 bits de bus de datos. Realice el diseño siguiendo las siguientes directrices: Ubique 8K de RM a partir de la posición. (b) Ubique 32K de RM sin que interiera con los chips anteriores. Obtenga el circuito de decodiicación. (.5 puntos) Problema 3. Dada la ruta de datos de la igura Describa a nivel RT el registro T, el registro C la LU considerando que tiene las operaciones: suma, resta, transerencia de e incremento de. (b) Realice dos cartas SM (una de datos otra de control) para un controlador que realice la macro-operación: R3 (R + ) + (R2 + ). (.5 puntos) Indique los cambios necesarios en la ruta de datos para poder realizar la multiplicación de dos registros. Dibuje un esquema de la nueva ruta de datos una carta SM de datos con un ejemplo de multiplicación. R W R W R2 W2 R3 W3 R R R2 R3 OP OP RC WT C T Z (.5 puntos)