Integración de Equipos para Comunicaciones Tema1: Introducción a los buses

Documentos relacionados
ARQUITECTURA DE LOS SUBSISTEMAS DE BUSES Y ENTRADA/SALIDA

Estructura general de una Computadora Arquitectura Estructura Von Neumann

Integración de Equipos para Comunicaciones

ESTRUCTURA DE INTERCONEXIÓN DE UN COMPUTADOR

Tema 7. Entrada / Salida

Periférico: dispositivo que intercambia datos con la UCP o la memoria Problemas:

3.1. Buses Y La Transferencia De La Información.

Arquitectura de Computadoras. Anexo Clase 8 Buses del Sistema

ARQUITECTURA DE LOS SISTEMAS BASADOS EN MICROPROCESADOR

EL BUS I2C CARACTERISTICAS. Fernando Remiro

Es un sistema de comunicación que transfiere datos entre una o varias computadoras

Introducción a las Computadoras. Capítulo 3 Buses del Sistema

Interfaces de Entrada / Salida

Arquitectura de computadores I

Señales de interfase del Z80

EVOLUCIÓN HISTÓRICA DE LOS µp

Comunicación Serial: Conceptos Generales

Tema 6. El sistema de entrada-salida

BLOQUE I. Introducción a la Telemática

Microprocesador. Introducción. Instituto Sagrado Corazón de Jesús

PROBLEMAS TEMA 1: Estructuras de interconexión de un computador

3 Interfaz PC DSP. 3.1 Introducción a las comunicaciones serie. 3 Interfaz PC DSP

Integración de Equipos para Comunicaciones Tema2: Buses Industriales Normalizados

Vista de Alto Nivel del Funcionamiento del Computador Interconectividad

Introducción a la Computación. Capítulo 7 Entrada/Salida

MULTIPROCESADORES MODELOS DE INTERCONEXIÓN

Consiste en un conjunto de circuitos impresos y conectores integrados en una única placa donde se alojan todos los componentes internos del ordenador

REDES TOPOLOGICAS PRESENTADO POR : JUAN SEBASTIAN PLAZAS MANCHOLA

TEMA III. Unidad de entrada salida

Arquitectura de Computadoras 2011

Velocidades Típicas de transferencia en Dispositivos I/O

Unidad 2 La red informática

Sincronismo de Canales

Arquitectura de Computadoras 2011

(7) Unidad 7. Buses básicos de la arquitectura 80x86 SISTEMAS BASADOS EN MICROPROCESADORES. Grado en Ingeniería Informática EPS - UAM

Configuración. Tipos de procesadores en la CPU

4. Tarjeta de control

3. Topologías 3.1 En canal.

Daivid Moras Hernando

Tema II. Unidad de memoria

Transmisión de Datos Rubiel Leal Bernal Ing. De Sistemas Universidad de Nariño

INSTRUMENTACIÓN AVANZADA Departamento de Ingeniería Eléctrica y Electromecánica Facultad de Ingeniería Universidad Nacional de Mar del Plata

Tema 4: SISTEMAS DE ENTRADA/SALIDA. Un computador no puede estar formado sólo por la CPU y la memoria.

Buses. Organización del Computador I. David Alejandro González Márquez

CURSO DE TÉCNICO EN SEGURIDAD DE REDES Y SISTEMAS TEMA 2: COMPONENTES DE LAS REDES JOSÉ MARÍA TORRES CORRAL 03/03/2011

Nota Técnica Conceptos básicos para establecer un Enlace Serie Inalámbrico

PANORAMA GENERAL DE LOS µc

UNIDAD VII CONMUTACIÓN DE CIRCUITOS Y DE PAQUETES.

INSTRUMENTACIÓN AVANZADA Departamento de Ingeniería Eléctrica y Electromecánica Facultad de Ingeniería Universidad Nacional de Mar del Plata

6. Entrada y Salida Explicación de la interfaz entre el computador y el mundo exterior.

Informática. Informática = Hardware + Software. Hardware + Software. Hardware = Parte física. Software = Parte lógica

Bus I 2 C. Introducción

CONMUTACIÓN DIGITAL Contenido

Tema 3. Características y protocolos de los buses

FUNDAMENTOS DE COMPUTADORES BUSES I

Introducción a los sistemas de entrada/salida Profesores y tutorías

Protocolos de Telecomunicaciones Capa Física y Capa de Enlace de datos. Semana 2

Tutoría 2. Banco de memoria de 8 y 16 bits (8086)

BUS DE COMUNICACIÓN I 2 C

Redes de Área Local. Arquitectura de una LAN. Tema 2. Medio. Medio. E.T.S.I. Telecomunicación Sonido e Imagen. Aplicaciones en Redes Locales.

Electrónica Digital II

Redes (9359). Curso Ingeniería Técnica en Informática de Sistemas (plan 2001)

ENTRADA-SALIDA. 2. Dispositivos de Carácter: Envía o recibe un flujo de caracteres No es direccionable, no tiene operación de búsqueda

El comienzo del protocolo CAN (CONTROLLER AREA NETWORK) Laboratorio de Automatización II. UNQ PROTOCOLO CAN 1

Arquitectura de Computadoras

TEMA 6.- INTERFACES PARA DISCOS DUROS. nexo de conexión que facilita la comunicación entre dos dispositivos

TEMA 12: MEJORA DE LAS PRESTACIONES DE LA MEMORIA

VOCABULARIO DEL HARDWARE. Docente Yeni Ávila

Arquitectura de un Controlador Electrónico de Procesos

1. Definición de Teleinformática Es la unión entre las Telecomunicaciones y la Informática. Es la ciencia que trata la conectabilidad y comunicación a

2º Cuatrimestre MÓDULO 12: Introducción al Subsistema de Entrada/Salida. fc 2

Unidad 2: Taller de Cómputo. Estructura y Componentes de la Computadora UNIDAD DOS: INTRODUCCIÓN

Motherboard. Daniel Rúa Madrid

Contenidos. Arquitectura de ordenadores (fundamentos teóricos) Elementos de un ordenador. Periféricos

BUSES. Una comunicación compartida Un conjunto de cables para comunicar múltiples subsistemas. Memoria

AUTÓMATAS PROGRAMABLES. Regulación Automática II. Antonio Robles Álvarez. Índice

PROTOCOLO DE COMUNICACIÓN CAN (CONTROLLER AREA NETWORK)

06/10/2010. E/S por interrupciones. Problemática. Conexión de varias periféricos. Operación con múltiples periféricos

Universidad de Los Andes Facultad de Ciencia Forestales y Ambientales Escuela de Ingeniería Forestal

Estructura básica de un ordenador

Enlaces Seriales UART, I2C, SPI

Topologías de red. Topología de bus

UART. Diseño de Sistemas con FPGA 1er cuatrimestre 2013 Patricia Borensztejn

INTRODUCCIÓN A LAS REDES DE ORDENADORES

UNIDAD VI CONTROL DEL ENLACE DE DATOS Y MULTIPLEXACIÓN.

Estructura de Computadores. Contenido. Sistema de E/S. 7.- E/S y dispositivos periféricos

TEMAS 1 y 2 TECNOLOGIA DE LAS COMUNICACIONES INGENIERÍA INFORMÁTICA

Arquitectura de Computadoras 2011

ARQUITECTURA DE LA MEMORIA EN LOS DSPs

UIT-T X.24 SECTOR DE NORMALIZACIÓN DE LAS TELECOMUNICACIONES DE LA UIT

EL ORDENADOR HARDWARE SOFTWARE

Electrónica digital. Notas...

Tema 10: Transmisión de datos

Arquitectura de placas

COMUNICACIONES TRANSMISIÓN DE DATOS REDES DE ORDENADORES INTERNET. Sistemas de transmisión de datos

Fundamentos de las TIC

La Comunicación es la transferencia de información con sentido desde un lugar (fuente,transmisor) a otro lugar (destino, receptor).

ESTRUCTURA BÁSICA DE UN ORDENADOR

Manejo de Entrada-Salida. Arquitectura de Computadoras

Transcripción:

Integración de Equipos para Comunicaciones Tema1: Introducción a los buses Aurelio Vega Martínez DIEA: Integración de Equipos para Comunicaciones. (Tema 1: Introducción a los Buses). Pág. 1

Indice 1.1 Introducción. 1.2 Propiedades de los buses. 1.3 Características de los buses. 1.4 Jerarquía de los buses. 1.5 Prestaciones de los Buses. DIEA: Integración de Equipos para Comunicaciones. (Tema 1: Introducción a los Buses). Pág. 2

1.1.- Introducción a los Buses. BUS: Elemento fundamental de intercomunicación en la arquitectura de Von Newmann. Se define mediante: Número y tipo de líneas que lo componen. Protocolo de transmisión de información. Consta de un camino que permite comunicar selectivamente un cierto número de componentes o dispositivos, de acuerdo a unas ciertas reglas o normas de conexión. BUS N µp/µc Memoria Disposi tivos DIEA: Integración de Equipos para Comunicaciones. (Tema 1: Introducción a los Buses). Pág. 3

1.1.- Introducción a los Buses (cont.). El bus incluye los conceptos de enlace y conmutador, ya que permite en cada momento seleccionar los dispositivos que se conectan a través suyo. Enlace: Elemento que permite transmitir información entre dos o más dispositivos. Conmutador: Elemento que permite encaminar la información entre varios enlaces, activando unos e inhibiendo otros. Multiplexado temporal: Utilización de las mismas líneas del bus para enviar en momentos distintos, informaciones distintas. En estos buses de incluyen señales adicionales para identificar qué información está circulando por el bus en cada momento. Sistema Abierto: Sistema que permite acoplar placas de distintos fabricantes. Hasta hace unos años el estudio de los buses era algo que no se hacía, dado que cada fabricante desarrollaba su propio bus. Los sistemas abiertos supusieron la creación de estándares que garantizan la compatibilidad entre las placas diseñadas por distintos fabricantes. DIEA: Integración de Equipos para Comunicaciones. (Tema 1: Introducción a los Buses). Pág. 4

Ejemplos de sistemas abiertos DIEA: Integración de Equipos para Comunicaciones. (Tema 1: Introducción a los Buses). Pág. 5

1.2.- Propiedades de los Buses. 1) 1) Banda base. 2) 2) Tri-Estado. 3) 3) Grado de de paralelismo. 4) 4) Temporización. 5) 5) Modo de de operación. 6) 6) Estrategias de de control. 7) 7) Longitud. 8) 8) Velocidad. 9) 9) Capacidad de de conexión. 10) Tipo de de aplicación. 11) Tipos de de ciclo. 12) Tipos de de lógica. 13) Soporte. 14) Atención a interrupciones. 15) Multiproceso. DIEA: Integración de Equipos para Comunicaciones. (Tema 1: Introducción a los Buses). Pág. 6

1.2.1.- Banda Base. La comunicación a través del bus se realiza sin ningún tipo de modulación. 1.2.2.- Tri-Estado. Para poder conectar mediante un bus paralelo todos los elementos de un sistema es necesario la desconexión total de los elementos que no participan en el intercambio en un momento determinado. Si las líneas conectadas al bus de datos fuesen digitales de dos estados estables se produciría un cortocircuito permanente entre las líneas correspondiente a los diversos componentes. 1.2.3.- Grado de Paralelismo. Serie: Cuando sólo puede transmitir la información bit a bit. Paralelo: Cuando permite transmitir una palabra cada vez. Es el más utilizado. A veces se combina con un mecanismo de multiplexado temporal para ahorrar líneas. DIEA: Integración de Equipos para Comunicaciones. (Tema 1: Introducción a los Buses). Pág. 7

1.2.4.- Temporización. Bus de Ciclo Completo: Se ocupa el bus durante todo el tiempo que dura la transferencia de una información elemental entre los dos dispositivos que se comunican. Bus de Ciclo Partido: Se divide el tiempo del bus en una serie de pequeñas ranuras (time slots), cada una de las cuales sirve para enviar un mensaje. La transferencia elemental consta generalmente de dos ranuras (la de petición y la de contestación). El bus de ciclo partido es más complejo que el de ciclo completo, ya que la memoria deberá tener circuitos necesarios para: Almacenar la dirección deseada. Almacenar el tipo de operación. Ranura Ranura Ranura Ranura Ranura Ranura Ranura Ranura Ranura Ranura Ranura Ranura Ranura Ranura 2 3 1 2 3 4 4 5 5 6 6 7 7 Almacenar el dato leído o enviado para escritura. Iniciar el envío de mensajes. El bus de ciclo partido permite transmitir un mayor caudal de información. 1 Tiempo DIEA: Integración de Equipos para Comunicaciones. (Tema 1: Introducción a los Buses). Pág. 8

1.2.5.- Modo de Operación. Indica la forma en que se realizan las transferencias entre los dispositivos. A)Transferencias Síncronas A-1) Ciclo Completo A-2) Ciclo Partido B) Transferencias Asíncronas B-1) Ciclo Completo B-2) Ciclo Partido C) Transferencias Adaptables DIEA: Integración de Equipos para Comunicaciones. (Tema 1: Introducción a los Buses). Pág. 9

A) Transferencia Síncrona. Se utilizan sólo las siguientes líneas de control. RD : Lectura. WR : Escritura. IO/M : Distinción entre los dispositivos de entrada/salida y memoria. El diálogo está impuesto por el maestro, con un tiempo de respuesta fijo deberá ser respetado en todos los intercambios del bus. La transferencia síncrona es adecuada en sistemas formados por dispositivos rápidos o de tiempos de respuesta similares. En caso de dispositivos de diferentes velocidades, se malgasta mucho tiempo ya que debe ajustarse la velocidad a la del más lento. DIEA: Integración de Equipos para Comunicaciones. (Tema 1: Introducción a los Buses). Pág. 10

A-1) Transferencia Síncrona en Ciclo Completo. Lectura Síncrona: 1º) El maestro pone en el bus la dirección deseada. 2º) Supone que el esclavo pone el dato en el bus en el tiempo T, momento en el que el maestro lo toma. Escritura Síncrona: 1º) El maestro pone en el bus la dirección y el dato. 2º) Supone que el esclavo toma la información antes de un tiempo T. DIEA: Integración de Equipos para Comunicaciones. (Tema 1: Introducción a los Buses). Pág. 11

A-2) Transferencias Síncronas en Ciclo Partido Léctura síncrona. Consta de dos ranuras El maestro envía la orden de lectura (especificando la dirección deseada). Cuando el esclavo obtiene el dato envía la respuesta en la siguientes ranura disponible. Si pasado un cierto tiempo no se obtiene respuesta, se genera una señal de error Petición Petición Lectura Lectura Dato Dato Tiempo Escritura síncrona. Consta de una ranura en la que el maestro envía el dato y la dirección Se supone que el esclavo toma correctamente dicha información (no existe mecanismo de comprobación) Petición Petición Escritura Escritura Tiempo DIEA: Integración de Equipos para Comunicaciones. (Tema 1: Introducción a los Buses). Pág. 12

B-1) Transferencias Asíncronas en Ciclo Completo Léctura asíncrona: 1º) El maestro pone la dirección deseada. 2º) Espera la confirmación que el esclavo ha puesto el dato (se puede producir señal de error si se sobrepasa el tiempo determinado). 3º) Se lee el dato del bus. Escritura asíncrona. 1º) El maestro pone la dirección y el dato. 2º) Espera la confirmación de que el esclavo ha leído el dato (se puede producir señal de error. DIEA: Integración de Equipos para Comunicaciones. (Tema 1: Introducción a los Buses). Pág. 13

B-2) Transferencias Asíncronas en Ciclo Partido Léctura asíncrona: Similar a la lectura síncrona (A2), pero el esclavo antes de enviar el dato confirma si la dirección es correcta. En algunos buses sólo se envía esta confirmación en caso de error. Petición Petición Lectura Lectura Dir. Dir. OK OK Dato Dato Tiempo Escritura asíncrona. En la primera ranura el maestro envía el dato y la dirección. Debe existir confirmación de la escritura en la ranura que corresponda. Petición Petición Escritura Escritura Confirma Confirma Escritura Escritura Tiempo DIEA: Integración de Equipos para Comunicaciones. (Tema 1: Introducción a los Buses). Pág. 14

C) Transferencias Adaptables En este caso el bus es básicamente síncrono, pero dispone de una línea para realizar transferencias asíncronas con algunos dispositivos. DIEA: Integración de Equipos para Comunicaciones. (Tema 1: Introducción a los Buses). Pág. 15

Comparación Buses Síncronos-Asíncronos. Desventajas Síncronos. Retraso adicional (~ ½ periodo) para sincronizarse con el bus. Los dispositivos deben tener velocidades similares. Ventajas Síncronos. Facilidad de manejo y simplicidad en el protocolo. Son más inmunes al ruido (sólo son susceptibles al ruido en los flancos. El reloj proporciona el tiempo necesario para establecer las señales en el bus. Desventajas Asíncronos. Más susceptibles al ruido. Protocolos más complejos (> número de líneas). Ventajas Asíncronos. Mejor adaptación a las nuevas tecnologías.se adaptan mejor a las características de velocidad de nuevos dispositivos. DIEA: Integración de Equipos para Comunicaciones. (Tema 1: Introducción a los Buses). Pág. 16

1.2.6.- Estrategias de control. Se usa el modelo maestro-esclavo. En el caso más sencillo, la CPU es el único maestro, en otros casos, existen muchos maestros temporales (robos de ciclo). Finalmente, puede haber varios maestros que se reparten el uso del bus. Maestros: Son capaces de obtener el uso del bus iniciando sus ciclos y determinando su temporización y su tipo. Permanentes. Temporales. Esclavos: Son capaces únicamente de realizar la transferencia de información de acuerdo con los ciclos generados por los maestros. Estrategias de control del bus: Un único maestro. Varios maestros temporales (DMA). Varios maestros que comparten el bus (multiprocesamiento). DIEA: Integración de Equipos para Comunicaciones. (Tema 1: Introducción a los Buses). Pág. 17

1.2.7.- Longitud. Cada bus se diseña con una lóngitud maxima de acuerdo con su aplicación. Interesan buses largos para poder incorporar mayor número de módulos. A mayor longitud menor velocidad (compromiso). 1.2.8.- Velocidad. Tiene una velocidad de transmisión que depende de factores como longitud, medio empleado y lógica de control. Número de transferencias realizables por segundo. Baudios (bit por segundo). Depende de: longitud. Medio físico (par trenzado, fibra óptica, etc.). Lógica de control, Etc... Sólo podemos medir correctamente los buses síncronos y totalmente definidos. En los asíncronos podemos realizar estimaciones dependientes del procesador empleado en cada caso. DIEA: Integración de Equipos para Comunicaciones. (Tema 1: Introducción a los Buses). Pág. 18

1.2.9.- Capacidad de conexión. Número máximo de elementos que se pueden conectar Limitado por problemas de direccionamiento y diseño electrónico 1.2.10.- Aplicación. Aplicación para la cual fue concebido el bus 1.2.11.- Tipos de ciclos. Lectura de un esclavo por un maestro. Escritura de un maestro por un esclavo. Acceso directo a memoria (DMA). Interrupción. DIEA: Integración de Equipos para Comunicaciones. (Tema 1: Introducción a los Buses). Pág. 19

1.2.12.- Tipo de lógica. Suelen desarrollarse con lógica negativa debida a: Menor consumo (sobre todo en colectores abierto) Mayor velocidad de conmutación Cuando el dispositivo está apagado toma de forma natural el valor negativo 1.2.13.- Soporte. Material empleado para la conexión física (pistas de PCB, cables, fibra óptica, etc...) Criterios de selección: Longitud del bus. Sensibilidad al ruido. Velocidad. Grado de paralelismo. Etc... DIEA: Integración de Equipos para Comunicaciones. (Tema 1: Introducción a los Buses). Pág. 20

1.2.14.- Atención a Interrupciones. Disponer de varias líneas en paralelo para solicitar la interrupción. Organización en cadena (daisy-chain). IPO: Indica que la propia tarjeta o alguna de mayor prioridad ha solicitado la interrupción. IPI: Activa para indicar que algún dispositivo de mayor prioridad ha solicitado la interrupción. INTACK: Aceptación de interrupción. Algunos sistemas de interrupciones vectorizadas admiten un sistema de arbitraje fuera del bus que establece la prioridad. NMI: Interrupción no enmascarable (máxima prioridad). DIEA: Integración de Equipos para Comunicaciones. (Tema 1: Introducción a los Buses). Pág. 21

1.2.15.- Multiproceso. Existencia de varios procesadores. Cuando un procesador necesita el bus debe solicitarlo y esperar a que se libere. Prioridades. Fijas (organización en cadena) Línea de petición de bus Línea para indicar que está libre. BPI/BPO. Variables (controladas por un arbitro) DIEA: Integración de Equipos para Comunicaciones. (Tema 1: Introducción a los Buses). Pág. 22

1.3.- Características de los buses. 1.3.1.- Topologías de Inteconexion. 1.3.2.- Parámetros que definen las prestaciones 1.3.3.- Descripción de las líneas que componen un bus. DIEA: Integración de Equipos para Comunicaciones. (Tema 1: Introducción a los Buses). Pág. 23

1.3.1.- Topologías de interconexión. Bus: Se conectan módulos en paralelo a un panel posterior (backplane) Redes de conmutación: Se elige dinámicamente uno de los múltiples caminos posibles (crossbar) Anillo: Un único camino que pasa a través de cada módulo. La información pasa de uno a otro módulo. DIEA: Integración de Equipos para Comunicaciones. (Tema 1: Introducción a los Buses). Pág. 24

1.3.2.- Parámetros que definen las prestaciones de un bus. Configurabilidad: Los sistemas basados en bus son muy configurables, pues cada ranura del backplane se mantiene conectada a todas las demás. Coste: Menos coste que las interconexiones activas debido a que la naturaleza pasiva de sus conexiones (sólo un conector) reducen el coste de las ranuras no usadas. Escalabilidad: Escalabilidad limitada debido a cuestiones físicas y eléctricas que surgen al conectar muchos dispositivos al mismo conductor y a las restricciones surgidas al permitir sólo un maestro en cada instante. Fiabilidad: La fiabilidad con un ambiente eléctrico y un protocolo lógico bien definidos, puede ser muy alta. En la práctica, ésta es menor porque se diseñan o especifican mal. Velocidad: Indica la cantidad de información que puede transferirse a través de él por unidad de tiempo. Tiempo invertido en transmitir datos Throughput: Tiempo total invertido en transmisión DIEA: Integración de Equipos para Comunicaciones. (Tema 1: Introducción a los Buses). Pág. 25

1.3.3.- Descripción de las líneas que componen un bus. 1) Líneas de Direcciones y Datos. 2) Líneas de Control. 3) Líneas de Sincronización. 4) Líneas de Inicialización y Parada. 5) Líneas de Alimentación. 6) Líneas Auxiliares. DIEA: Integración de Equipos para Comunicaciones. (Tema 1: Introducción a los Buses). Pág. 26

1) Líneas de Direcciones y Datos. Líneas de Dirección: Permiten el direccionamiento de los espacios de memoria y/o E/S del sistema. Su número va a definir el espacio máximo de direccionamiento. µp de 16 bits 23 líneas de dirección 16 MB. µp de 32 bits 32 líneas de dirección 4 GB. Líneas de datos Permiten el intercambio bidireccional de información entre los distinto módulos de un bus. Su número determina la cantidad de información que se puede transferir en un ciclo de operación (8, 16, 32 o 64 bits). DIEA: Integración de Equipos para Comunicaciones. (Tema 1: Introducción a los Buses). Pág. 27

2) Líneas de Control Líneas de control de memoria y E/S. Las utiliza el procesador para indicar con quién va a efectuar una operación, y de que tipo es. Operaciones básicas: lecturas y escrituras en espacios de memoria y espacios de E/S. Líneas de control de interrupciones. Son las encargadas de hacer llegar al módulo maestro las solicitudes de interrupción de los distintos esclavos: Petición de servicios desde un periférico al procesador. Respuesta del procesador aceptando una petición anterior (reconocimiento). Interrupciones no enmascarables. Interrupciones con prioridad con respecto a las producidas por software desde programa. Líneas de control e intercambio del bus. Son utilizadas en sistemas multiprocesador o con DMA: Petición y aceptación del control del bus. Estado del bus Prioridad asociada. DIEA: Integración de Equipos para Comunicaciones. (Tema 1: Introducción a los Buses). Pág. 28

3) Líneas de Sincronización. Las líneas de sincronización están encargadas de: Propagar las señales de temporización básica (clock). Propagar las señales auxiliares para el correcto funcionamiento del computador y sus periféricos (REFRESH para el refresco, etc..) 4) Líneas de Inicialización y Parada. Son las líneas destinadas a: Situar el procesador y los controladores de periféricos en sus condiciones iniciales (inicialización del contador de programa, bits de condición, y comenzar una fase de búsqueda). Detener la secuencia de ejecución del programa (HALT). DIEA: Integración de Equipos para Comunicaciones. (Tema 1: Introducción a los Buses). Pág. 29

5) Líneas de Alimentación. Líneas habituales: +5V, -5V, +12V, -12V y GND. Líneas adicionales para la alimentación expresa de memorias tipo RAM. Estas líneas suministrarán tensiones provenientes de baterías que nos permitirá alimentar las memorias volátiles. Para disminuir la resistencia interna del conductor, generalmente se reservan varias vías para la misma tensión con objeto de disminuir la resistencia interna del conductor. 6) Líneas auxiliares. Son las líneas que suelen estar reservadas por el fabricante para: Funciones diversas y futuras aplicaciones. Líneas a disposición del usuario para su empleo en aplicaciones concretas. DIEA: Integración de Equipos para Comunicaciones. (Tema 1: Introducción a los Buses). Pág. 30

1.5.- Prestaciones de los buses. 1.5.1.- El Skew en los buses de alta velocidad. 1.5.2.- Mecanismos de Sincronización. DIEA: Integración de Equipos para Comunicaciones. (Tema 1: Introducción a los Buses). Pág. 31

1.5.1.- El Skew en los buses de alta velocidad. Premisas de partida: Todas las ranuras son lógica y físicamente equivalentes. Sólo puede haber un maestro en cada instante para transmitir información. Varios esclavos pueden recibir la información a la vez. Skew: Diferencia en el retardo de propagación introducido por dos caminos paralelos. Retraso entre la señal de sincronismo y los bits de los datos. Diferencia entre el máximo y el mínimo retardo en los buffers del bus Ventana de muestreo: Periodo de tiempo en el cual la información es válida en un grupo de líneas del bus. Sincro Entrada Sincro Salida Datos Entrada Datos Salida DIEA: Integración de Equipos para Comunicaciones. (Tema 1: Introducción a los Buses). Pág. 32

Tipos de Skew Todo conjunto de caminos paralelos diferentes introduce skew y disminuye la ventana de muestreo efectiva. Si definimos el skew como la diferencia entre el máximo y el mínimo retardo en los buffers del bus, entonces la ventana de muestreo efectiva de datos se reduce en relación al doble del skew de los buffers. Intermodule skew es la variación del retardo entre diferentes módulos, debido a tensión, temperatura y tiempo. Interdevice skew es la diferencia de tiempo que se establece entre dos componentes de un mismo módulo y por lo tanto bajo similares condiciones de tensión y temperatura. Intradevice skew es la diferencia de tiempo establecida entre dos componentes de un mismo chip. Desgraciadamente el inter e intradevice skew no suele especificarlo el fabricante, por lo que el intermodule skew debe tomarse en el peor de los casos. Intradevice Skew < Interdevice Skew < Intermodule Skew. DIEA: Integración de Equipos para Comunicaciones. (Tema 1: Introducción a los Buses). Pág. 33

DIEA: Integración de Equipos para Comunicaciones. (Tema 1: Introducción a los Buses). Pág. 34

1.5.2.- Mecanismos de Sincronización. Protocolo Síncrono-Centralizado. Protocolo Forzado (compelled protocol). Protocolo No Forzado (uncompelled protocol). DIEA: Integración de Equipos para Comunicaciones. (Tema 1: Introducción a los Buses). Pág. 35

Protocolo Síncrono-Centralizado. Es el más fácil de implementar. Se ofrece una fuente central de reloj, unas veces desde una circuitería en el backplane y otras desde un módulo instalado en una ranura de éste. Todos los módulos del backplane reciben el reloj central casi simultáneamente. Esta recepción no es totalmente simultánea debida al skew espacial. Éste se introduce a causa de la separación física de los módulos y a la velocidad finita de propagación. El transmisor coloca los datos en el bus tan pronto como le es posible antes del flanco de reloj que los valida. La diferencia entre la ventana de muestreo vista en el transmisor y la vista en el receptor se debe al skew causado por los diferentes retardos de propagación de las distintas señales del backplane. El tiempo mínimo de reloj depende de los retardos absolutos y es prácticamente independiente del skew. DIEA: Integración de Equipos para Comunicaciones. (Tema 1: Introducción a los Buses). Pág. 36

Protocolo Síncrono-Centralizado. DIEA: Integración de Equipos para Comunicaciones. (Tema 1: Introducción a los Buses). Pág. 37

Protocolo Forzado. La idea que se esconde detrás del protocolo forzado es el que ningún módulo necesita saber explícitamente los requisitos de tiempo de los otros módulos del backplane, pero la velocidad de transferencia de datos se adapta dinámicamente a la velocidad de comunicación de los módulos. No hay sistema de reloj. El tiempo mínimo de reloj depende tanto del skew como de los retardos absolutos. DIEA: Integración de Equipos para Comunicaciones. (Tema 1: Introducción a los Buses). Pág. 38

Protocolo No Forzado. Evita el skew espacial pero introduce un retardo por la confirmación del receptor. Este retardo se puede evitar si el receptor pierde el derecho a controlar dinámicamente la velocidad de transferencia. Es bastante similar a un protocolo de sincronismo centralizado, excepto en que la fuente de reloj cambia con el tiempo. Lo que lo diferencia del protocolo forzado es que no se necesita confirmación desde el receptor. Para diseñarlo se debe partir de un retardo máximo que marca el tope de espera para validar los datos en el receptor. El tiempo mínimo de reloj depende del skew y es independiente de los retardos absolutos. DIEA: Integración de Equipos para Comunicaciones. (Tema 1: Introducción a los Buses). Pág. 39