INDICE Prefacio 1 Sistemas numéricos y códigos 2 Circuitos digitales

Transcripción

1 INDICE Prefacio xix 1 Sistemas numéricos y códigos 1.1 Sistemas numéricos posicionales Número octales y hexadecimales Conversiones entre sistemas numéricos posicionales Suma y resta de dos números no decimales Representación de números negativos 1.5 Representación de magnitud y signo Sistema numérico en complemento Representación en complemento a la base 10 1,5,4 Representación en complemento a dos Representación en complemento a la base disminuida 1.6 Suma y resta en complemento a dos Reglas de la suma Una representación gráfica Desborde Reglas de la resta Números binarios en complemento a dos y sin signo 1.7 Suma y resta en complemento a uno Multiplicación binaria División binaria 1.10 Códigos binarios de números decimales Código Gray Código de caracteres Códigos para acciones, condiciones y estados Cubos-n y distancia Códigos para detectar y corregir errores Códigos detectores de errores Códigos para corrección de errores y detección de errores múltiples Códigos de Hamming Códigos bidimensionales Códigos de suma de verificación Códigos m de n 1.16 Códigos para transmisión y almacenamiento de datos en serie Datos en paparelo y en serie Códigos de línea en serie Referencias 48 Ejercicios 49 2 Circuitos digitales Señales y compuertas lógicas Diodos Lógica de diodos Transistores de unión bipolar Inversiones lógicos Diseño eléctrico de un inversor lógico Fuentes de alimentación y niveles lógicos

2 2.6.2 Elección de las resistencias Máximo número de salidas Tiempo de transacción Tiempo de propagación 2.7 Lógica transistor resistencia (RTL) 2.7.1Número máximo de entradas 2.8 Lógica de transistor diodo (DTL) Lógica transistor-transistor (TTL) Compuesta NAND TTL básica Niveles y márgenes de ruido Numero máximo de compuertas a la salida Efectos a la carga Entradas no usadas 2.10 Otros tipos de compuertas TTL Compuertas NOR Compuertas AND-OR-INVERSOR Compuertas no inversoras 2.11 Otras estructuras de entrada y salida TTL Entradas de disparo Schmit Salidas Darlington Salidas de colector abierto Lógica alambrada Salidas de tres estados 2.12 Familias TTL Primeras familias TTL Transitores Schottky Familias TTL Schottky Características de las familias TTL 2.13 Lógica en modo de corriente (CML) El circuito CML básico La familia ECL de 10K La familia ECL de 100K 2.14 Lógica semiconductora de oxido metálico (MOS) Transistores MOS Inversores y compuertas NMOS 2.15 Lógica MOS complementaria (CMOS) Circuito CMOS básico Niveles lógicos y márgenes de ruido Consumo de energía Numero máximo de compuertas a la salida Compuertas CMOS NAND y NOR Números máximos de terminales a la entrada la compuerta Familias CMOS Interfase CMOS/TTL 2.16 Circuitos integrados IC de aplicación específica (ASICS) 140 Referencias 142 Ejercicios Principios de diseño de lógica combinacional Algebra de conmutación

3 3.1.1 Axiomas Teoremas de una sola variable Teoremas de dos y tres variables Teoremas de n variables Dualidad Representaciones estándar de funciones lógicas 3.2 Análisis de circuitos combinacionales Síntesis de circuitos combinacionales Descripción de diseño y circuitos Manipulaciones de circuitos Minimización de circuitos combinacionales Mapas de Karnaugh Minimización de sumas de productos Combinaciones de entrada no importa Minimización de salida múltiple 3.4 Métodos de minimización programada Representación de términos de productos Búsqueda de implicantes primos la combinar términos de producto Búsqueda de implicantes primos mediante consenso interactivo Búsqueda de cobertura minima con tablas de implicaciones primos Búsqueda de una cobertura minima por consenso interactivo Otros métodos de minimización 3.5 Riesgos temporizados Riesgos estáticos 3,5.2 Búsqueda de riesgos estáticos con mapas Riesgos dinámicos Como diseñar circuitos libres de riesgos Referencias 215 Ejercicios Prácticas rediseño lógico combinacional Estándares de documentación Diagrama debroques Símbolos de compuertas Nombres de señales y niveles activos Niveles activos de las terminales Diseño lógico de inversión a inversión Como dibujar una tarjeta Canales Información esquemática adicional Símbolos estándar IEEE 4.2 El tiempo en los circuitos Diagramas de tiempo Tiempo de propagación 4.3 Decodificaciones Decodificaciones binarios Nombres de terminales y señales para elementos de mayor escala El decodificador dual 74LSI39 de 2 a El decodificador 74LSI38 de 3 a Decodificadores binarios en cascada Decodificadores barios como generadores de mintérminos

4 4.3.7 Decodificadores de siete segmentos Símbolos estándar IEEE 4.4 Registros de tres estados Registros de tres estados SSI y MSI estándar Símbolos estándar IEEE 4.5 Codificadores Codificadores de prioridad El codificador de prioridades 74LSI Símbolos estándar IEEE 4.6 Multiplexores Multiplexores estándar MSI Expansión de multiplexores Los multiplexores como generadores de funciones Multiplexores, de multiplexores y canales o buses Símbolos IEE estándar 4.7 Compuertas OR EXCLUSIVAS y circuitos de paridad Compuertas OR EXCLUSIVAS y compuertas NOR EXCLUSIVAS Circuitos de paridad El generador de paridad de 9 bits 74LS Aplicaciones de la verificación de paridad Los símbolos estándar IEEE 4.8 Comparadores Estructura del comparador Circuitos iterativos Un circuito comparador iterativo Comparadores estándar MSI Símbolos IEEE estándar 4.9 Sumadores, restadores y ALU Medio sumador y sumador completo Sumadores de programación Restadores Sumadores con acarreo anticipado Sumadores MSI Aritmética MSI y unidades lógicas (ALU) Acarreo anticipado en grupo Símbolos estándar IEEE 4.10 Multiplicadores combinacionales Diseño lógico combinacional con funciones MSI Objetivos del diseño Uso de funciones MSI parta lógica aleatoria Funciones cuasi MSI Cómo encontrar las funciones MSI en problemas mas grandes Referencias 341 Ejercicios Principios de diseño secuencia Elementos biestables Análisis digital Análisis analógico Comportamiento metaestable 5.2 Biestables y Flip Flops

5 5.2.1 El biestable S-R El biestable/ S-/R El biestable S-R con habilitación El biestable D El flip flop D disparado por flanco El flip flop S-R maestro/esclavo El flip flop J-K maestro/esclavo El flip flop J-K disparado por flanco 5.29 El flip flop T Ecuaciones características 5.3 Análisis de máquinas de estado sincronizadas por reloj Estructura de la máquina de estados Análisis de maquina de estado flip flops D Análisis de maquinas de estados con flip flops J-K 5.4 Diseño de maquinas de estados sincronizados con reloj Diseño de la tabla de estados Minimización de estados Asignación de estados Síntesis con flip flops D Síntesis con flip flops J-K Mas ejemplos de diseño con flip flops D 5.5 Circuitos secuenciales retroalimentados Análisis Como analizar circuitos con múltiples lazos de retroalimentación Carreras Las tablas de estado y las tabas de flujo Comentarios 5.6 Diseño de circuitos secuencias retroalimentados Biestables Diseño de tablas de flujo en modo fundamental Minimización de la tabla de flujo Asignación de estado libre de carrera Ecuaciones de excitación Riesgos esenciales Resumen Referencias 433 Ejercicios Prácticas de diseño lógico secuencial Estándares para la documentación de circuitos secuenciales Requisitos generales Símbolos lógicos Descripciones de las maquinas de estados Diagramas de tiempo y especificaciones 6.2 Bienestar y flip flops Biestables y flip flops SSI Interruptor sin rebote Registros y biestables de varios bits Símbolos estándar IEEE 6.3 Contadores Contadores de propagación

6 6.3.2 Contadores sincrónicos Contadores MSI y aplicaciones Decodificación de los estados del contador binario Simbolos estándar IEEE 6.4 Registros de corrimiento Estructura del registro de corrimiento Registros de corrimiento MSI La aplicación de registro de corrimiento mas grande del mundo Conversión serie/paralela Contadores de registro de corrimiento Contadores de anillo Contadores Johnson Contadores de registro de corrimientos con retroalimentación lineal Símbolos estándar IEEE 6.5 Circuitos combinacionales iterativos vs. circuitos secuenciales Diseño práctico de máquinas de estados Diseño ad hoc Diseño de maquinas de estados con diagramas de estados Diseño de maquinas de estado con diagramas ASM 6.7 Síntesis de maquinas de estados a partir de las listas de transición Ecuaciones de transmisión Ecuaciones de excitación Variaciones del esquema Otro ejemplo Estados no usados Asignación de códigos de estados de salida Codificación de estados no importa 6.8 Otros enfoques para el diseño de las máquinas de estados Contadores MSI y registros de corrimientos como maquinas de estados Descomposición de las maquinas de estados 6.9 Metodología de diseño sincrónico Estructura de un sistema sincrónico Ejemplo de diseño de un sistema sincrónico Desfasamiento del reloj Adecuación del reloj Entradas asincrónicas 6.10 Fallas del sincrozinador y estimación de la metaestabilidad fallas del sincronizador Tiempo de resolución Diseño de un sincronizador confiable Análisis de la sincronización metaestable Mejores sincronizadores Otros diseños de sincronizadores Flip flops raramente metaestables Referencias 556 Ejercicios Dispositivos lógicos prográmales Memoria de solo lectura Uso de las ROM para funciones lógicas combinacionales

7 7.1.2 Estructura interna de a ROM Descodificación bidimensional Tipos de ROM comerciales 7.15 Entradas de control y tiempos de la ROM Aplicaciones ROM 7.2 PLD combinacionales Arreglos lógicos programables (PLA) ROM vs. PLA Dispositivos de lógica de arreglo programable (PAL) El lenguaje de programación ABEL Polaridad de la señal Lógica de dos pasos Aplicaciones de PLD combinacionales Conjuntos y relaciones Otra aplicación PLD combinacional Otros PLD combinacionales y otras aplicaciones Control de salida de tres estados Biestables 7.3 PLD secuenciales PLD de registro estándar Especificaciones de tiempos para PLD Aplicaciones de los PLD de registro Diseño de contadores binarios con PLD de la serie X Diseño de contadores con PLD de la serie X Salidas en cascada y acarreo Ejemplo de diseño con la serie X 7.4 Diseño de máquinas de estados con PLD secuenciales Tiempo y empaquetado de máquinas de estado basadas en PLD Síntesis de maquinas basadas en PLD mediante listas de transición Diseño con un lenguaje de descripción de maquinas de estado Controlador de luces para el peor trafico del mundo 7.5 Memoria de lectura/escritura Estructura de la RAM estadísticas estándar RAM estadística estándar RAM dinámica Referencias 665 Ejercicios Temas adicionales del mundo real Herramientas de ingeniería asistida por computadora Captura de esquemas Análisis y simulación del circuito Lenguajes para la descripción de hardware 8.2 Diseños con capacidad de verificación Pruebas Pruebas en circuito y con soporte de clavos Métodos de barrido 8.3 Estimación de la confiabilidad del sistema digital Tasa de fallas Confiabilidad y MTBF

8 8.3.3 Confiabilidad del sistema 8.4 Líneas de transmisión, reflexiones y terminaciones Teoría básica de línea de transmisión Interconexiones de señales lógicas como líneas de transmisión Referencias 694 A Revisión de circuitos eléctricos A.1 Fundamentos A.1.1 Carga A.1.2 Voltaje A.1.3 Corriente A.1.4 Circuitos A.2 Resistencia y circuitos equivalentes A.2.1 Ley de Ohn y resistencias A.2.2 Potencia A.2.3 El equivalente de Thévenin A.3 Capacitores 708 A.4 Circuitos RC 710 Ejercicios Índice