Arquitecturas de Computadores. 4 Sistemas Combinacionales y Secuenciales Prof. Javier Cañas R.

Transcripción

1 Arquitecturas de Computadores 4 Sistemas Combinacionales y Secuenciales Prof. Javier Cañas R.

2 Temario 1. Introducción 2. Sistemas Combinacionales (SC) 3. Implantación de SC mediante PLA 4. Sistemas Secuenciales (SS)

3 1 Introducción Los Sistemas digitales más simples, se denominan sistemas combinacionales (SC). Estos sistemas se caracterizan por no tener memoria y sólo realizan funciones de lógica. Los SC constituyen un alto porcentaje del espacio total de un Chip VLSI.

4 ... Introducción Los Sistemas secuenciales son más complejos porque permiten memorizar información a través de sus estados internos. En este capítulo estudiaremos análisis y diseño de sistemas combinacionales y secuenciales

5 2 Sistemas Combinacionales Un Sistema Combinacional (SC) es un sistema, cuyas salidas son una función lógica de las variables de entrada n SC m

6 Implantación de Sistemas Combinacionales Los Sistemas Combinacionales se implementan en la práctica de dos maneras: - Utilizando compuertas - Mediante Arreglos Lógicos Programables o PLA (Programmed Logic Array)

7 Implantación utilizando compuertas Se utilizan compuertas (circuitos integrados) para implementar lógica combinacional cuando el número total de compuertas es de un tamaño razonable (100 aprox). En este caso se utilizan sólo compuertas NAND o sólo compuertas NOR dependiendo de la tecnología (MOS o bipolar)

8 Ejemplo de uso de compuertas NAND Implementar usando sólo compuertas NAND: F (A, B, C) = AB + BC + A A B C A F Nivel 1: OR Nivel 2: AND

9 Transformación de compuertas NAND

10 Ejemplo de uso de compuertas NOR Implementar usando solo compuertas NOR: F (A, B, C) = (A + B) (B + C) A A B C A Nivel 1: AND F Nivel 2: OR

11 Transformación de compuertas NOR

12 Arreglos Lógicos Programables (PLA) La implementación de Funciones Booleanas, sigue siempre una estructura similar: OR de AND o AND de OR. Cuando se usa OR de AND, significa que hay dos niveles de compuertas: en la salida un OR y en el segundo nivel, varios AND. La siguiente transparencia muestra esta estructura.

13 Uso de PLA OR de AND

14 Estructura de un PLA Un PLA es un circuito electrónico integrado que internamente trae varias copias del circuito OR de AND mostrado en la transparencia anterior. La idea es disponer de un circuito combinacional universal sobre el cual se puedan implementar todas las funciones.

15 ... Estructura Lo anterior es posible de lograr incorporando fusibles semiconductores, los cuales externamente se pueden modificar sólo una vez, o sea, en el momento de la programación. Esta programación se hace dispositivos especiales que se conectan a un computador.

16 ... Estructura A B N Fusibles 0 5

17 3 Sistemas Secuenciales En un Sistema Combinacional, las salidas sólo dependen del valor actual de las entradas. En los Sistemas Secuenciales (SS), las salidas, además de depender de las entradas, dependen de estados internos, es decir, estos sistemas tienen memoria.

18 Modelo de un SS Entradas SS Salidas y1 y2 yk Δ1 Δ2 Δk Y1 Y2 Yk Retardos

19 Ejemplo: Flip Flop Δ Δ

20 El Flip Flop SR usando NOR R S S R S=R=0 el estado del Flip-Flop depende de su historia R=1 el Flip-Flop pasa a cero (Reset) S=1 el Flip-Flop pasa a uno (Set)

21 El Flip Flop SR usando NAND S S R R

22 Sincronización En muchas aplicaciones, es necesario disponer de un mecanismo que permita conectar al Flip-Flop (FF) los datos de entrada en tiempos muy específicos. Esto se puede lograr con una compuerta en la entrada. Sólo si CP=1, el FF puede cambiar su estado.

23 ... Sincronización CP S R

24 ... Sincronización En la solución anterior, el momento del cambio de estado va a depender del ancho del pulso de sincronización CP. Si CP es muy ancho no se logra sincronización y si es muy angosto, es posible que no lo reconozca la compuerta CP S R

25 Sincronización: Flip-Flop Maestro Esclavo Una forma de independizar el cambio del ancho del pulso es a través de la configuración llamada Master- Slave. En este caso el cambio de estado se sincroniza con el canto de bajada de la señal de reloj Maestro Esclavo S R CP

26 Flip Flop Sincrónicos De aquí en adelante supondremos que todos los FF son de tipo Master-Slave, es decir, sincrónicos. El FF anterior se denomina FF S-R sincrónico y se representa de la siguiente manera: S cp R S R n n ?? Tabla característica n n+1 S R Tabla de excitación

27 El Flip Flop tipo D D cp D n Tabla característica n n+1 D Tabla de excitación

28 El Flip Flop JK J cp K J K n n n Tabla característica n n+1 J K Tabla de excitación

29 El Flip Flop T T cp T n n n n+1 T Tabla característica Tabla de excitación

30 Diagramas de Estados Los Sistemas Secuenciales se caracterizan por tener estados internos. Recordemos que un Sistema Secuencial se describe por la ecuación: S = S( E,y) Esto significa que la salida no depende solo de las entradas (como los sistemas combinacionales) sino también del llamado vector de estado y.

31 ... Diagramas de Estado Para cambiar de estado es necesario que ante el evento llamado canto de bajada de CP, cambie por lo menos el estado de un Flip-Flop. Los estados internos se describen por un grafo llamado Diagrama de Estados.

32 ... Diagramas de Estado Los nodos representan valores internos de FFs y los arcos representan las transiciones. Los rótulos de los arcos indican los evento que generan cambios de estado. Estos eventos pueden ser combinaciones de entrada, pero siempre, la transición está sincronizada con el reloj del sistema

33 ... Diagramas de Estados Estado i Evento que genera transición Estado j

34 Ejemplo de Análisis Encontrar el diagrama de estado que describe el comportamiento de la máquina secuencial. Por simplicidad, se ha omitido la entrada CP de cada FF 1 J J 1 A K B K J C K

35 Primer Paso: Ecuaciones Lógicas J A = 1 K A = BC J B = C K B = A J C = 1 K C = A + B AB C AB C AB C J A K A J B K B J C K C

36 Segundo Paso: Próximos Estados A partir de la Tabla característica del FF JK, se construyen los mapas de próximos estados J K n n n AB C AB C AB C A n+1 B n+1 C n+1

37 Tabla de Próximos Estados Actual Próximo A B C A B C

38 Tercer Paso: Diagrama de Estado

39 Ejemplo de Síntesis Diseñar un contador módulo 4 Primer Paso: Especificar el problema mediante un diagrama de estados: 1/00 2/01 3/10 4/11 n n+1 Salida q 1 q q 2 q q 3 q q 4 q 1 1 1

40 ... Síntesis Segundo Paso: Asignación secundaria. Se denomina asignación secundaria a la asignación de strings binarios a cada estado. El número de bits de los strings es log2(número de Estados), es decir 2 n n+1 Salida

41 ... Síntesis Tercer Paso: Elección de FF y construcción de mapas. Se elige implementar con FF tipo D. Como son dos variables de estado, se necesitan dos FF: A y B A B A B D B D A D B = A B + B A D A = B

42 ... Síntesis Último Paso: Circuito final: D B = A B + B A D A = B D A A D B B Cuál es la entrada?. Como se trata de un contador, la entrada es el reloj CP. En la figura se ha omitido por simplicidad

43 Arquitecturas de Computadores 4 Sistemas Combinacionales y Secuenciales Prof. Javier Cañas R.