Sistemas Digitales. Unidad I. Sistemas numéricos, códigos y aritmética binaria

Transcripción

1 Sistemas Digitales Unidad I. Sistemas numéricos, códigos y aritmética binaria

2 Sistemas numéricos Sistema analógicos y sistemas digitales Las cantidades analógicas pueden variar a través de un intervalo continuo de valores (velocidad, temperatura) La representación digital es el resultado de asignar un número de precisión limitada a una cantidad que varia de forma continua (reloj digital)

3 Sistemas numéricos Sistema analógicos o sistemas digitales? Un interruptor de diez posiciones La corriente que fluye a través de un contacto eléctrico La temperatura de una habitación Granos de arena en la playa El medidor de combustible de un automóvil

4 Sistemas numéricos Sistema decimal Base o raíz 10 Compuesto por diez dígitos: 0,1,2,3,4,5,6,7,8,9 Coeficientes se multiplican por potencias de 10

5 Sistemas numéricos Sistema decimal 7392 = a 5 a 4 a 3 a 2 a 1 a 0.a 1 a 2 a a a a a a a a a a 3

6 Sistemas numéricos Sistema binario Los coeficientes tienen dos valores: 0 y 1 Cada dígito se llama bit Cada coeficiente se multiplica por 2 i para i>=0

7 Sistemas numéricos Sistema binario =

8 Sistemas numéricos Sistema binario Cuál es el binario que sigue de 10111? Cuál es el valor mayor decimal que se puede representar con 12 bits?

9 Sistemas numéricos Sistema hexadecimal Utiliza la base 16. Tiene 16 símbolos: 0 al 9 y A, B, C, D, E, F A = 10, B = 11, C = 12, D = 13, E = 14, F = 15

10 Sistemas numéricos Sistema octal Utiliza la base 8. Tiene 8 símbolos: 0 al 7

11 Sistemas numéricos En general, un número expresado en un sistema base r tiene coeficientes multiplicados por las potencias de r. a n r n + a n 1 r n a 2 r 2 + a 1 r + a 0 + a 1 r 1 + a 2 r a m r m Los coeficientes varían en valor desde 0 hasta r-1

12 Sistemas numéricos Conversiones

13 Sistemas numéricos Conversiones Convierta el decimal 41 en binario. Primero, 41 se divide entre 2 para dar un cociente entero de 20 y un residuo de 1/2. EI cociente se divide otra vez entre 2 para dar un nuevo cociente y un residuo. Este proceso se continua hasta que el entero cociente llega a ser 0. Los coeficientes del número binario deseado se obtienen por los residuos como sigue:

14 Sistemas numéricos Conversiones Decimal a binario

15 Sistemas numéricos Conversiones Convierta (0.6875) 10 en binario. Primero se multiplica por 2 para dar un entero y una fracción. La nueva fracción se multiplica por 2 para dar otro entero y una nueva fracción. Este proceso se continua hasta que la fracción llega a ser 0 o hasta que el número de dígitos tiene suficiente exactitud. Los coeficientes del número binario se obtienen somos sigue:

16 Sistemas numéricos Conversiones Decimal a binario

17 Sistemas numéricos Conversiones Decimal a hexadecimal. Convertir a hexadecimal.

18 Sistemas numéricos Conversiones Decimal a hexadecimal. Convertir a hexadecimal.

19 Sistemas numéricos Conversiones Si se utilizan N bits, se puede contar hasta 2 N números decimales distintos que van desde 0 hasta 2 N - 1, un total de 2 N números distintos. Por ejemplo, para N = 4 se puede contar desde hasta , 0 10 hasta 15 10, para un total de 16 números distintos.

20 Sistemas numéricos Conversiones En general, para convertir un número decimal en un número expresado en base r, se divide por la base r y el residuo se toma como coeficiente del número resultante, repitiendo el procedimiento hasta que el cociente sea 0. En general, para convertir una fracción decimal en un número expresado en base r, se usa un procedimiento similar. La multiplicación se hace por r en lugar de 2, y los coeficientes se encuentran por los enteros que pueden variar el valor desde 0 hasta r - 1.

21 Sistemas numéricos Conversiones Hexadecimal a binario. Convertir 9F2 16 a binario.

22 Sistemas numéricos Conversiones Binario a hexadecimal. Convertir a hexadecimal.

23 Sistemas numéricos Conversiones Convertir a binario de 16 bits.

24 Aritmética binaria Las operaciones aritméticas en los sistemas digitales se realizan generalmente en binario porque el diseño de circuitos lógicos para realizar aritmética binaria es mucho más fácil que para los decimales. La aritmética binaria se lleva a cabo de la misma manera como la decimal, excepto las tablas de adición y multiplicación, las cuales son mucho más simples.

25 Aritmética binaria Representación de números negativos Signo y magnitud Complemento a uno Complemento a dos

26 Aritmética binaria Signo y magnitud Se asigna un bit para representar el signo (MSB), un 0 denota un número positivo, un 1 denota un número negativo. Los (n-1) bits restantes representan la magnitud del número en su valor absoluto.

27 Aritmética binaria Complemento a uno Se asigna un bit para representar el signo (MSB), un 0 denota un número positivo, un 1 denota un número negativo. Los (n-1) bits restantes representan la magnitud del número positivo, si es negativo se invierten los unos por ceros y los ceros por unos.

28 Aritmética binaria Complemento a dos Se asigna un bit para representar el signo (MSB), un 0 denota un número positivo, un 1 denota un número negativo. Los (n-1) bits restantes representan la magnitud del número positivo, si es negativo se realiza el complemento a uno y se suma un 1 al valor resultante.

29 Aritmética binaria Suma

30 Aritmética binaria Suma. Sumar y en binario

31 Aritmética binaria Resta

32 Aritmética binaria Resta

33 Aritmética binaria Multiplicación

34 Aritmética binaria Multiplicación Multiplicar por en binario

35 Aritmética binaria División Dividir entre en binario

36 Códigos Código BCD. Si cada dígito de un número decimal se representa mediante su equivalente binario, el resultado es un código que se conoce como decimal codificado en binario (BCD).

37 Códigos Código BCD. Representar el en sistema binario y en BCD. Cuántos bits se requieren para representar un número decimal de 8 dígitos en BCD?

38 Códigos Exceso a 3 El código exceso-3 para un número decimal se ejecuta de la misma manera que en BCD excepto que se añade 3 a cada dígito decimal antes de codificarlo en binario.

39 Códigos Exceso a 3 Codificar en exceso a 3

40 Códigos Gray El aspecto único del código Gray es que entre dos números sucesivos en la secuencia solo un bit cambia, esto para evitar errores al momento de ejecutar una gran cantidad de operaciones.

41 Códigos Gray Para convertir de binario a Gray solo hay que empezar en el bit mas significativo y usarlo como MSB Gray, después se compara el MSB binario con el siguiente bit binario (B1), si son iguales, entonces G1 = 0; si son distintos, entonces G1 = 1. Para encontrar G0 se compara B1 con B0.

42 Códigos Gray

43 Códigos Binario a Gray

44 Códigos Gray a binario

45 Códigos ASCII El código alfanumérico mas utilizado es el código estándar estadounidense para el intercambio de la información (ASCII). Este código es de 7 bits, por lo que tiene 2 7 = 128 códigos posibles.

46 Códigos Biquinario Es un código ponderado de 7 bits El primer bit indica si el número esta dentro del rango 5-9 El segundo bit indica si el número esta dentro del rango 0-4 Cada uno de los bits restantes corresponde a un número del rango

47 Códigos Biquinario La desventaja de este código es que se necesitan 7 bits para representar lo que con los anteriores se representa con 4 bits. La ventaja es la facilidad para detectar errores en un solo bit Todas las palabras tienen dos 1 Cualquier cambio accidental de un bit da lugar a una palabra que no pertenece al código

48 Códigos Hamming Se añaden k bits de paridad a un carácter de n bits, formando un nuevo carácter de n + k bits. Los bits se enumeran empezando por 1, no por 0, siendo el bit 1, el de la izquierda, el más significativo. Todo bit cuyo número sea potencia de 2 es un bit de paridad y todos los demás se utilizan para datos.

49 Códigos Hamming Para un carácter ASCII de 7 bits, se añaden 4 bits de paridad. Los bits 1, 2, 4 y 8 son bits de paridad; 3, 5, 6, 7, 9, 10 y 11 son los 7 bits de datos. Cada bit de paridad comprueba determinadas posiciones de bit y se ajusta de modo que el número total de unos en las posiciones comprobadas sea par, si se trata de paridad par.

50 Códigos Hamming Las posiciones de los bits comprobados por los de paridad son: El bit 1 comprueba los bits 1, 3, 5, 7, 9 y 11. El bit 2 comprueba los bits 2, 3, 6, 7, 10 y 11. El bit 4 comprueba los bits 4, 5, 6 y 7. El bit 8 comprueba los bits 8, 9, 10 y 11.

51 Códigos Hamming Usando paridad par, construir el código Hamming para el carácter b.

52 Sistemas Digitales Unidad I. Sistemas numéricos, códigos y aritmética binaria Resolver los ejercicios propuestos en las páginas 22 a 24 de los apuntes de la unidad I.

53 Sistemas Digitales unidad II. Álgebra boolena, compuertas lógicas y métodos de simplificación

54 Lógica binaria El álgebra booleana es el medio para expresar la relación entre las entradas y salidas de un circuito lógico. El álgebra booleana difiere en gran medida del álgebra ordinaria, ya que las constantes y variables solo se les permite tener dos valores: 0 y 1. Estos números no representan números reales, sino el estado de una variable de voltaje, o lo que se conoce como su nivel lógico.

55 Lógica binaria

56 Operaciones básicas OR AND NOT

57 Tablas de verdad Una tabla de verdad es una herramienta para describir la forma en que la salida de un circuito lógico depende de los niveles lógicos presentes en las entradas del circuito.

58 Operación OR En la tabla se muestra lo que ocurre cuando se combinan dos entradas lógicas (A y B) mediante el uso de la operación OR para producir la salida x. El único caso en el que x es 0, es cuando ambas entradas son 0. x = A + B

59 Operación OR

60 Compuerta OR En los circuitos digitales, una compuerta OR, es un circuito que tiene dos o más entradas y cuya salida es igual a la combinación OR de las entradas.

61 Compuerta OR

62 Operación AND En la tabla se muestra lo que ocurre cuando se combinan dos entradas lógicas (A y B) mediante el uso de la operación AND para producir la salida x. El único caso en el que x es 1, es cuando ambas entradas son 1. x = A B

63 Operación AND

64 Compuerta AND En los circuitos digitales, una compuerta AND, es un circuito que tiene dos o más entradas y cuya salida es igual a la combinación AND de las entradas.

65 Compuerta AND

66 Operación NOT La operación NOT es distinta de las operaciones OR y AND, ya que puede realizarse sobre una sola variable de entrada. Un 1 a la entrada produce un 0 a la salida y viceversa. x = A

67 Operación NOT

68 Compuerta NOT

69 Resumen de las compuertas

70 Formas algebraicas

71 Formas algebraicas

72 Evaluación de expresión booleana 1. Realizar todas las inversiones (NOT) de términos individuales. 2. Realizar todas las operaciones entre paréntesis 3. Realizar la operación AND 4. Realizar la operación OR 5. Realizar la operación NOT cuando se presente en toda una expresión

73 Evaluación de expresión booleana

74 Evaluación de expresión booleana Qué nivel lógico de la salida x se obtiene cuando A=0, B=1, C=1 y D=1?

75 Evaluación de expresión booleana

76 Evaluación de expresión booleana Evaluar la salida del circuito anterior con A=0, B=0, C=0, D=1 y E=1.

77 Tablas de verdad

78 Tablas de verdad

79 Construcción de circuitos lógicos Construir un circuito cuya salida sea y = AC + BC + ABC

80 Construcción de circuitos lógicos Construir un circuito cuya salida sea y = AC + BC + ABC

81 Construcción de circuitos lógicos Construir un circuito cuya salida sea x =(A + B)(B + C)

82 Construcción de circuitos lógicos Dibujar un diagrama del circuito para cada salida de las siguientes expresiones y su tabla de verdad correspondiente x = ABC(B + D) y =(A + B)(BC + A) z = AB + CD + A(BCD + CDE)

83 Compuerta NOR

84 Compuerta NOR

85 Compuerta NAND

86 Compuerta NAND

87 Compuertas NOR y NAND Implementar un circuito lógico utilizando solo compuertas NOR y NAND para la expresión x = AB (C + D)

88 Teoremas booleanos

89 Teoremas booleanos

90 Teoremas booleanos

91 Teoremas booleanos Simplificar las expresiones y = ABD + AB D z =(A + B)(A + B) x = ACD + ABCD y = AC + ABC y = A BCD + A B C D x = AD + ABD

92 Teoremas de Demorgan

93 Teoremas de Demorgan Demostrar: (AB + C) =A C + B C

94 Teoremas de Demorgan

95 Teoremas de Demorgan

96 Universalidad de las compuertas NAND y NOR

97 Universalidad de las compuertas NAND y NOR

98 Otras representaciones de las compuertas

99 Representaciones en el estándar IEEE/ANSI

100 Simplificación de circuitos Suma de productos (SOP) Dos o mas términos AND a los que se le aplica la operación OR Producto de sumas (POS) Dos o mas términos OR a los que se le aplica la operación AND

101 Simplificación de circuitos

102 Métodos de simplificación Método algebraico Mapas de Karnaugh

103 Simplificación algebraica La expresión se coloca en forma SOP mediante la aplicación repetida de los teoremas de DeMorgan y la multiplicación de los términos Una vez que la expresión se encuentra en la forma SOP, se factoriza si es posible para ayudar a eliminar términos.

104 Simplificación algebraica Simplificar el circuito

105 Simplificación algebraica Resultado:

106 Simplificación algebraica Simplificar las siguientes expresiones: z = AB C + ABC + ABC z = AC(ABD)+ABC D + ABC z =(A + B)(A + B + D)D z =(A + B)(A + B) z = ABC + ABD + C D

107 Diseño de circuitos lógicos 1. Interpretar el problema y establecer la tabla de verdad para descubrir su operación 2. Escribir el término AND para cada caso en el que la salida sea 1 3. Escribir la expresión en forma SOP para la salida 4. Simplificar la expresión, si es posible 5. Implementar el circuito en su forma simplificada

108 Diseño de circuitos lógicos Diseñar un circuito lógico que tenga tres entradas A, B y C y cuya salida esté en ALTO solo cuando la mayoría de sus entradas estén en ALTO.

109 Diseño de circuitos lógicos 1. Interpretar el problema y establecer la tabla de verdad para descubrir su operación

110 Diseño de circuitos lógicos 2. Escribir el término AND para cada caso en el que la salida sea 1

111 Diseño de circuitos lógicos 3. Escribir la expresión en forma SOP para la salida

112 Diseño de circuitos lógicos 4. Simplificar la expresión, si es posible

113 Diseño de circuitos lógicos 5. Implementar el circuito en su forma simplificada

114 Diseño de circuitos lógicos Escribir la expresión de SOP para un circuito con cuatro entradas y una salida que debe estar en ALTO solo cuando la entrada A esté en BAJO al mismo tiempo que dos de las otras entradas estén en BAJO.

115 Mapas de Karnaugh Los mapas K son una herramienta gráfica que se utiliza para simplificar una ecuación lógica o convertir una tabla de verdad en su correspondiente circuito lógico mediante un proceso simple y ordenado. Esta herramienta esta limitada para problemas cuyo número de entradas no sea mayor a 4, después se puede hacer muy complicado.

116 Mapas de Karnaugh

117 Mapas de Karnaugh

118 Mapas de Karnaugh

119 Mapas de Karnaugh Agrupramiento La expresión de la salida puede simplificarse mediante la combinación apropiada de las casillas en el mapa K que contengan 1s. A este proceso se le conoce como agrupamiento.

120 Agrupamiento de pares

121 Agrupamiento de pares

122 Agrupamiento de pares

123 Agrupamiento de pares

124 Agrupamiento de pares En resumen Al agrupar un par de 1s adyacentes en un mapa K se elimina la variable que aparece tanto en forma complementaria (invertida) como no complementaria.

125 Agrupamiento cuádruple

126 Agrupamiento cuádruple

127 Agrupamiento cuádruple

128 Agrupamiento cuádruple

129 Agrupamiento cuádruple

130 Agrupamiento cuádruple En resumen Al agrupar un cuádruple de 1s adyacentes en un mapa K se eliminan las dos variables que aparecen tanto en forma complementaria (invertida) como en forma no complementaria.

131 Agrupamiento de octetos

132 Agrupamiento de octetos

133 Agrupamiento de octetos

134 Agrupamiento de octetos

135 Agrupamiento de octetos En resumen Al agrupar un octeto de 1s adyacentes en un mapa K se eliminan las tres variables que aparecen tanto en forma complementaria (invertida) como en forma no complementaria.

136 Proceso completo de mapas K 1. Construir el mapa K colocando 1s donde corresponda según la tabla de verdad 2. Examinar el mapa en busca de 1s adyacentes 3. Agrupar octetos, aun cuando haya 1s que ya se hayan agrupado 4. Agrupar cualquier cuádruple que no se hayan agrupado antes 5. Agrupar los pares que incluyan los 1s que no se hayan agrupado 6. Formar la suma OR de todos los términos, uno por cada grupo

137 Condiciones no importa

138 Condiciones no importa Diseñar un circuito lógico que controle la puerta de un elevador en un edificio de 3 pisos. El circuito tiene 4 entradas. M es una señal lógica que indica cuando se mueve el elevador (M=1) o cuando esta detenido (M=0). F1, F2 y F3 son señales indicadoras de cada piso que, por lo general, están en BAJO, y cambian a ALTO solo cuando el elevador esta posicionado en ese piso. Por ejemplo, cuando el elevador esta alineado en el segundo piso, F2=1, F1=F3=0. La salida del circuito es la señal ABIERTO que, por lo general, esta en BAJO y cambia a ALTO cuando se va a abrir la puerta del elevador.

139 Condiciones no importa

140 Condiciones no importa

141 Formas canónicas o estándar Mintérminos. Suma de productos (SOP). Se consideran los 1s a la salida de la tabla de verdad para crear la ecuación. Maxtérminos. Producto de sumas (POS). Se consideran los 0s a la salida de la tabla de verdad para crear la ecuación.

142 Formas canónicas o estándar Desarrollar una tabla de verdad para la expresión suma de productos estándar A BC + AB C + ABC mintérmino mintérmino mintérmino

143 Formas canónicas o estándar Desarrollar una tabla de verdad para la expresión suma de productos estándar: ABC + ABC

144 Formas canónicas o estándar Desarrollar una tabla de verdad para la expresión productos de sumas. (A + B + C)(A + B + C)(A + B + C)(A + B + C)(A + B + C) Maxtérmino Maxtérmino Maxtérmino Maxtérmino Maxtérmino

145 Formas canónicas o estándar Desarrollar una tabla de verdad para la expresión productos de sumas estándar (A + B + C)(A + B + C)(A + B + C)

146 Formas canónicas o estándar Determinar la expresión SOP (mintérminos) y POS (Maxtérminos) de la siguiente tabla de verdad:

147 Formas canónicas o estándar Determinar la expresión SOP (mintérminos) y POS (Maxtérminos) de la siguiente tabla de verdad:

148 Formas canónicas o estándar Determinar la expresión SOP (mintérminos) y POS (Maxtérminos) de la siguiente tabla de verdad:

149 Formas canónicas o estándar Determinar la expresión SOP (mintérminos) y POS (Maxtérminos) de la siguiente tabla de verdad:

150 Método de tabulación (Quine-McCluskey) El algoritmo Quine-McCluskey permite la simplificación de funciones lógicas de cualquier número de variables y es el que se utiliza para diseñar aplicaciones informáticas en las que se necesite obtener funciones simplificadas. El método se divide en dos partes: encontrar los implicantes primos y obtener las ecuaciones a partir de la tabla de implicantes primos.

151 Sistemas Digitales Unidad III. Circuitos combinacionales

152 Aritmética binaria Circuito OR exclusivo (XOR)

153 Aritmética binaria Circuito NOR exclusivo (XNOR)

154 Circuitos integrados Complejidad Compuertas por chip Integración a pequeña escala (SSI) Integración a mediana escala (MSI) Integración a gran escala (LSI) Integración a muy grande escala (VLSI) Integración a ultra gran escala (ULSI) Integración a giga escala (GSI) Menos de a a 9,999 10,000 a 99, ,000 a 999,999 1,000,000 o más

155 Familias de CI Familia TTL Lógica de transistor/transistor Familia CMOS Semiconductor metal-óxido complementario

156 Medio sumador Un medio sumador o semi-sumador admite dos dígitos binarios en sus entradas y genera dos dígitos binarios en sus salidas: un bit de suma y, un bit de acarreo

157 Medio sumador Recordando la suma binaria

158 Medio sumador Símbolo lógico

159 Medio sumador Ecuaciones

160 Medio sumador Diagrama lógico

161 Sumador completo Un sumador completo acepta dos bits de entrada y un acarreo de entrada, y genera dos bits en sus salidas: un bit de suma y, un bit de acarreo.

162 Sumador completo Símbolo lógico

163 Sumador completo Tabla de verdad

164 Sumador completo Ecuaciones

165 Sumador completo Ecuaciones

166 Sumador completo Utilizando medios sumadores

167 Sumador completo Ejercicios. Cuáles son las salidas para cada circuito?

168 Restadores Un semirestador es aquel que tiene un bit para el minuendo y otro para el sustraendo. Para el caso que un bit del minuendo sea menor que el bit del sustraendo, se tendrá un acarreo.

169 Restadores Tabla de verdad del semirestador A B Resta Cout Resta = A B Cout = A B

170 Restadores Un restador completo es aquel que considera un acarreo inicial aunado al bit del minuendo y el bit del sustraendo. También tiene dos salidas, el resultado de la resta y el bit de acarreo de salida.

171 Restadores Tabla de verdad del retador completo A B Cin Rest Cout a Resta = A B Cin Cout = A B+BCin+A Cin

172 Comparadores La función básica consiste en en comparar las magnitudes de dos cantidades binarias para determinar su relación: Igualdad Desigualdad

173 Igualdad

174 Igualdad

175 Desigualdad

176 Desigualdad Para determinar una desigualdad entre los números binarios A y B, en primer lugar se examina el bit mas significativo: Si A 3 = 1 y B 3 = 0, entonces A > B. Si A 3 = 0 y B 3 = 1, entonces A < B. Si A 3 = B 3, entonces se comparan los siguientes bits menos significativos.

177 Decodificadores Detecta la presencia de una determinada combinación de bits (códigos) en sus entradas y señala la presencia de este código mediante un cierto nivel de salida. Un descodificador posee n lineas de entrada para gestionar n bits y en una de las 2 n líneas de salida indica la presencia de una o más combinaciones de n bits

178 Decodificador básico

179 Decodificador de 4 bits

180 Decodificador de 4 bits

181 Aplicación de un decodificador

182 Codificadores Un codificador es un circuito lógico combinacional que, esencialmente, realiza la función inversa del decodificador. Un codificador permite que se introduzca en una de sus entradas un nivel activo que representa un dígito, como puede ser un dígito decimal u octal, y lo convierte en una salida codificada, como BCD o binario

183 Codificadores

184 Aplicación de un codificador El típico ejemplo de aplicación es un codificador de teclado. Por ejemplo, los diez dígitos decimales del teclado de una computadora tienen que codificarse para poder ser procesados por el circuito lógico. Cuando se pulsa una de las teclas, el dígito decimal se codifica a su correspondiente código BCD.

185 Aplicación de un codificador

186 Multiplexores Un multiplexor (MUX) es un dispositivo que permite dirigir la información digital procedente de diversas fuentes a una única línea para ser transmitida a través de dicha línea a un destino común. El multiplexor básico posee varias líneas de entrada de datos y una única línea de salida. También posee entradas de selección de datos, que permiten conmutar los datos digitales provenientes de cualquier entrada hacia la línea de salida.

187 Multiplexores

188 Multiplexores

189 Multiplexores

190 Aplicación de un multiplexor

191 Ejemplo de un multiplexor Implementar la función lógica especificada en la tabla siguiente, utilizando un multiplexor/selector de datos de 8 entradas 74LS151. Comparar este método con una implementación discreta con puertas lógicas.

192 Ejemplo de un multiplexor

193 Ejemplo de un multiplexor Para poder implementar esta función mediante el selector de datos, la entrada de datos seleccionada por cada una de las combinaciones mencionadas anteriormente tiene que conectarse a un nivel ALTO (5V). El resto de las entradas de datos debe conectarse a un nivel BAJO (tierra).

194 Ejemplo de un multiplexor

195 Ejemplo de un multiplexor Implementar la función lógica de la tabla siguiente utilizando el multiplexor/selector de datos de 8 entradas 74LS151. Comparar este método con una implementación realizada con puertas lógicas discretas

196 Ejemplo de un multiplexor

197 Ejemplo de un multiplexor

198 Demultiplexores Un demultiplexor (DEMUX) básicamente realiza la función contraria a la del multiplexor. Toma datos de una línea y los distribuye a un determinado número de líneas de salida. Por este motivo, el demultiplexor se conoce también como distribuidor de datos.

199 Demultiplexores

200 Demultiplexores

201 Sistemas Digitales Unidad IV. Circuitos Secuenciales

202 Sistema digital general

203 Elementos de memoria Dispositivos biestables (dos estados: SET y RESET) Flip-flops (FF) Latches

204 Dispositivos lógicos de función fija 74XX74 74XX279 74XX XX75 74XX

205 Flip-flops El estado ALTO (Q=1) se le conoce como SET (establecer). El estado BAJO (Q=0) se le conoce como RESET (borrar).

206 Flip-flops Se conoce también como: latch (cierto tipos de FF) multivibrador biestable (traducción)

207 Latch de compuerta NAND

208 Latch de compuerta NAND

209 Establecer el latch

210 Establecer el latch

211 Restablecer el latch

212 Restablecer el latch

213 Resumen del latch NAND SET = RESET = 1 produce Q y Q sin cambio SET = 0 y RESET = 1 produce Q = 1 SET = 1 y RESET = 0 produce Q = 0 SET = RESET = 0 produce Q = Q = 1

214 Resumen del latch NAND

215 Latch de compuerta NOR

216 Latch de compuerta NOR

217 Resumen del latch NOR SET = RESET = 0 produce Q y Q sin cambio SET = 1 y RESET = 0 produce Q = 1 SET = 0 y RESET = 1 produce Q = 0 SET = RESET = 1 produce Q = Q = 0

218 Pulsos digitales A un pulso que realiza su adecuada función cuando cambia a ALTO se le conoce como pulso positivo. A un pulso que realiza su adecuada función cuando cambia a BAJO se le conoce como pulso negativo. Los tiempos de transición son los tiempos de subida (t r ) y tiempos de caída (t f ).

219 Pulsos digitales

220 FF sincronizados por reloj Los sistemas digitales pueden operar en forma: asíncrona. las salidas de los circuitos pueden cambiar en cualquier momento en el que una o mas de las entradas cambien. síncrona. las salidas cambian solo cuando el reloj hace una transición.

221 FF sincronizados por reloj Tienen una entrada de reloj (CLK), la cual es disparada por flanco.

222 FF sincronizados por reloj en SR

223 FF sincronizados por reloj en SR

224 FF sincronizados por reloj en SR

225 FF sincronizados por reloj en JK La condición J = K = 1 no produce una salida ambigua. El FF siempre cambiará a su estado opuesto al momento en que ocurra la PGT. Se le conoce como modo de conmutación.

226 FF sincronizados por reloj en JK

227 FF sincronizados por reloj en JK

228 FF sincronizados por reloj en JK

229 FF sincronizados por reloj en D

230 FF sincronizados por reloj en D

231 Aplicaciones de los FF Sincronización de los FF Detección de una secuencia de entrada Almacenamiento y transferencia de datos Transferencia de datos en serie División y conteo de frecuencia

232 Diseño de circuitos secuenciales sincrónicos 1. Asignación de estados 2. Construcción del diagrama de transición 3. Elaboración de la tabla de estados 4. Obtención de ecuaciones o funciones lógicas 5. Realización de circuitos lógicos

233 1. Asignación de estados Este proceso tiene cuatro estados de dos bits (AB), una entrada (X) y una salida (Y). Para representar los cuatro estados se usarán dos flip-flops D identificados como A y B.

234 2. Construcción del diagrama de transición El estado 10 se mantiene mientras X=0 y en el momento que X=1 pasa al estado 11, después al estado 00 y finalmente al estado 01, hasta el momento que nuevamente X=0, volviendo de esta forma al estado AB=10. Adicionalmente se observa que los estados 00, 10 y 11, se mantienen cuando X=0 y el estado 01 se mantiene cuando X=1.

235 2. Construcción del diagrama de transición

236 3. Elaboración de la tabla de estados Entrada Estado actual Estado siguiente Salida X A B A(DA) B(DB) Y

237 4. Obtención de ecuaciones

238 5. Circuito lógico

239 SISTEMAS DIGITALES UNIDAD V. CONTADORES Y REGISTROS

240 TEMPORIZADOR 555 La frecuencia de oscilación esta dada por:

241 EJEMPLO DE FRECUENCIA DE UN TEMPORIZADOR 555 Determinar la frecuencia de salida para el temporizador que se muestra en la figura

242 EJEMPLO DE FRECUENCIA DE UN TEMPORIZADOR 555 Determinar los valores de las resistencias externas de un temporizador 555 utilizado como multivibrador aestable con frecuencia de salida de 20 khz, si el capacitor C vale μf.

243 CONTADOR SÍNCRONO Un contador síncrono es aquel en el que todos los flip-flops del contador reciben en el mismo instante la señal de reloj

244 CONTADOR SÍNCRONO DE 2 BITS

245 CONTADOR SÍNCRONO DE 3 BITS

246 CONTADOR SÍNCRONO DE 3 BITS

247 CONTADOR SÍNCRONO DE 3 BITS

248 CONTADOR SÍNCRONO DE 4 BITS

249 CONTADOR SÍNCRONO DE 4 BITS

250 CONTADOR SÍNCRONO ASCENDENTE/DESCENDENTE Es capaz de progresar en cualquier dirección a lo largo de una cierta secuencia. Denominado contador bidireccional, puede tener cualquier secuencia de estados especificada. Un contador binario de 3 bits que avanza con la secuencia (0, 1, 2, 3, 4, 5, 6, 7) y luego en sentido contrario (7, 6, 5, 4, 3, 2, 1, 0) es un ejemplo.

251 CONTADOR SÍNCRONO ASCENDENTE/DESCENDENTE

252 CONTADOR SÍNCRONO ASCENDENTE/DESCENDENTE

253 APLICACIÓN DE CONTADORES

254 REGISTROS Están formados por un conjunto de flip-flops. Se utilizan únicamente para almacenar y desplazar datos (1s y 0s), que introducen en ellos una fuente externa. Tiene dos funciones básicas: almacenamiento de datos y movimiento de datos.

255 REGISTROS

256 MOVIMIENTOS BÁSICOS DE LOS REGISTROS

257 REGISTROS DE DESPLAZAMIENTO CON ENTRADA Y SALIDA SERIE

258 REGISTROS DE DESPLAZAMIENTO CON ENTRADA SERIE Y SALIDA PARALELO

259 REGISTROS DE DESPLAZAMIENTO CON ENTRADA PARALELO Y SALIDA SERIE

260 REGISTROS DE DESPLAZAMIENTO CON ENTRADA Y SALIDA PARALELO

261 REGISTROS DE DESPLAZAMIENTO BIDIRECCIONALES

262 APLICACIONES - UNA ALARMA

263 Sistemas Digitales Unidad VI. Memorias y dispositivos lógicos programables

264 Memorias Unidades de datos binarios: bit, byte, nibble y palabra. Celdas de memoria

265 Memorias Dirección de memoria Capacidad de memoria

266 Lectura y escritura en memoria

267 Operación de escritura

268 Operación de lectura

269 Memorias RAM y ROM RAM (Random-Acces Memory, memoria de acceso aleatorio) Memorias volatiles: pierden la información cuando no están alimentadas, escritura y lectura. ROM (Read-Only Memory, memoria de solo lectura) No volatiles, no es posible escribir.

270 Familia de memorias RAM

271 Familia de memorias ROM

272 Dispositivos lógicos programables PAL. Dispositivo lógico de matriz programable OTP. One-Time Programmable GAL. Dispositivo lógico de matriz genérica Reprogramable

273 PAL

274 PAL

275 GAL