TEMA 5. FAMILIAS LÓGICAS INTEGRADAS

Transcripción

1 TEMA 5. FAMILIAS LÓGICAS INTEGRADAS 5.1. Parámetros característicos de los circuitos digitales 5.2. Tecnologías: Bipolar (TTL) y MOSFET (CMOS) 5.3. Comparación de prestaciones y compatibilidad

2 Introducción Una familia lógica es una colección de CIs que tienen características eléctricas similares en sus entradas, salidas y circuitería interna, pero que realizan diferentes funciones lógicas. Los chips de una misma familia lógica se pueden interconectar directamente Los chips de familias lógicas diferentes no tienen porqué ser interconectables Breve evolución histórica Década de los 60 Década de los 80 Actualidad Se inventa el CI y empiezan aparecer las primeras familias lógicas. Aparece la familia TTL (transistor-transistor logic), que es la más popular. Aparece también la familia MOS, pero es mucho más lenta; sólo es atractiva en aplicaciones de bajo consumo. Avances en el diseño de los MOS hacen que aumente la popularidad de un subtipo de estos dispositivos (CMOS, Complementary MOS). Aparecen CIs con la misma funcionalidad que la familia TTL, pero con mayor velocidad y menor consumo de energía. Los circuitos CMOS constituyen la inmensa mayoría del mercado mundial de CI

3 Clasificación de familias lógicas Familias lógicas (circuitos digitales con características y estructura física análogas): - Pasivas: - resistivas pérdida de nivel - de diodos poco aislamiento entrada/salida - Activas: - bipolares: - diodo-transistor (DTL) - transistor-transistor t t i t (TTL) - resistencia-transistor (RTL) - emisor acoplado (ECL) - MOSFET: - carga integrada -CMOS elemento activo: transistores restauran niveles (ganancia) mejoran aislamiento Salida circuitos: 0 (0 V) ó 1 (V CC óv DD V) V CE en un BJT ó V DS en un MOSFET Punto de funcionamiento de los transistores: Para salida 0 conduciendo con muy poca tensión entre sus terminales, estado ON saturación en BJT, región de no-saturación o lineal en MOSFET Para salida 1 en corte (toda la tensión cae entre terminales del transistor), estado OFF

4 Representación de variables lógicas mediante magnitudes físicas (eléctricas) tensión corriente frecuencia fase V 1 V Normalmente tensión Estado 1 Idealmente: valores discretos En la práctica: dos intervalos o bandas de valores tolerancias, distorsión, ruido Objetivos del diseñador de circuitos digitales: - Salvo en transiciones, salida nunca en la banda prohibida - Respuesta del circuito no ambigüa Región prohibida V 2 Estado 2 Lógica definida positiva: 0 - intervalo de tensiones más bajas 1 - intervalo de tensiones más altas Lógica definida negativa: 0 - intervalo de tensiones más altas 1 - intervalo de tensiones más bajas Ejemplo: V A V B V C A B C 0 V 0 V 0 V 0 V 5 V 0 V 5 V 0 V 0 V Con lógica definida positiva: AND Con lógica definida negativa: OR 5 V 5 V 5 V

5 5.1. Parámetros característicos de los circuitos digitales - Niveles lógicos de tensión de entrada y de salida para representar los dos valores lógicos ( 0 y 1 ). V IHmin, V ILmax, V OHmin, V OLmax Figura extraída de Fundamentos de Sistemas Digitales, T. L. Floyd, Ed. Prentice Hall - Dos tensiones umbral (una para cada estado lógico): tensión de entrada a partir de la cual la salida comienza a cambiar de estado. V 0 V CC Ejemplo: inversor V I V T-1 V T-0 V CC

6 - Dos márgenes de ruido (uno para cada valor lógico): variación de tensión admisible a la entrada de un circuito lógico sin que la salida del mismo cambie de estado, es decir, sin que el circuito "detecte" un nivel lógico diferente. V 0 V oh min margen de ruido para el 1 V ih min V CC V OHmin Pendiente=-1 V il max V ol max margen de ruido para el 0 V OLmax Pendiente=-1 V ILmax V IHmin V CC V I - Abanico de entrada (Fan-in): número máximo de entradas que el circuito lógico puede tener. - Abanico de salida (Fan-out): número máximo de entradas de otros circuitos lógicos que la salida de una puerta puede alimentar manteniendo los niveles lógicos. Figuras extraídas de Fundamentos de Sistemas Digitales, T. L. Floyd, Ed. Prentice Hall

7 - Tiempo o retardo de propagación: media aritmética de los tiempos de propagación del cambio de estado de la entrada a la salida en los casos en que la salida pasa del estado 1 al 0 y viceversa. V I V CC Ejemplo: inversor V 0 VCC CC t t ON t OFF t ON t OFF t - Potencia consumida: la requerida por la puerta para estar funcionando al 50%, es decir, tanto tiempo en el estado 1 como en el 0. Típicamente hay que buscar un compromiso entre los valores óptimos de los Típicamente hay que buscar un compromiso entre los valores óptimos de los distintos parámetros. (Ejemplo: tiempo de propagación y potencia disipada)

8 5.2. Tecnologías: Bipolar (TTL) y MOSFET (CMOS) Familias lógicas bipolares Utilizan un transistor bipolar en configuración de emisor común - Proporciona ganancia - Complementa una variable (etapa inversora) - Fija la tensión de salida Existen dos tipos en función de la conducción del transistor - Saturadas: RTL, DTL, TTL - No saturadas: ECL (más rápidas)

9 Inversor con transistor bipolar 1 V CC 0 0 V entrada 0 salida 1 CC entrada 1 salida 0 V 0 R C V CC V I R B I B B C Q E V 0 característica inversora V I V V CC V V I transistor en corte V V, I 0 o CC C V V VCC I CC transistor saturado V o 0, I C R I F B I C max F V CC V VCC R B R C C Consumo elevado en R C cuando el transistor está saturado

10 Inversor con transistor bipolar (imagen como interruptor) V CC V CC V CC V CC I C +V 0 volt ON OFF I B Figuras extraídas de Fundamentos de Sistemas Digitales, T. L. Floyd, Ed. Prentice Hall

11 Lógica diodo-transistor (DTL) Puerta NAND 1 V CC 0 0 V CC V CC V1 V 2 D 1 D 2 A R L D01 D02 Q R C V 0 D 01 y D 02 aseguran que el transistor esté en corte cuando una entrada es 0 V 3 D 3 I B V V V V I (transistor saturado) V CC B o todos los diodos en corte " 0 " Operación NAND (lógica definida positiva) V 1 ó V 2 ó V 3 0 V A V unión BE cortada transistor en corte V o V CC " 1" o dos de ellas o las tres (al menos un diodo conduce) Ventaja: restauración de niveles Desventaja: consumo de potencia con salida 0, tiempos de propagación altos (interesa que el transistor esté sólo al borde de saturación)

12 Lógica transistor-transistor (TTL) V CC V CC R C R L V 0 C B E E E N N N P N transistor multiemisor V 1 V 2 V 3 Las tres uniones base-emisor emisor del transistor multiemisor juegan el papel de las uniones p-n de la puerta DTL V CC V CC R C Operación NAND V 1 R L Q2 Q 3 V 0 Diseñando adecuadamente el circuito (R L y R C ), la unión base-colector del transistor multiemisor juega el papel de los diodos D 01 y D 02 V 2 V 3 Ventaja: tiempos de propagación menores (se han eliminado los diodos) Desventaja: consumo de potencia con salida 0

13 Inversor TTL básico Figura extraída de Fundamentos de Sistemas Digitales, T. L. Floyd, Ed. Prentice Hall - D 1 actúa como protección para Q 1 - D 2 asegura que Q 4 esté en corte cuando Q 2 conduce - Q 3, Q 4 salida totem-pole, que reduce el consumo, pues en los dos estados de la salida siempre hay un transistor (Q 3 ó Q 4 ) en corte.

14 Inversor con posibilidad de salida en alta impedancia o triestado Figuras extraídas de Fundamentos de Sistemas Digitales, T. L. Floyd, Ed. Prentice Hall Existen circuitos con una entrada adicional (enable) para hacer que Q 4 y Q 5 estén en corte simultáneamente (salida en alta impedancia o triestado)

15 Puerta NAND TTL Schottky Figura extraída de Fundamentos de Sistemas Digitales, T. L. Floyd, Ed. Prentice Hall La mayor parte de los circuitos TTL utilizados actualmente son TTL Schottky. Proporcionan tiempos de conmutación muy rápidos (retardos pequeños) mediante la introducción de diodos Schottky, que evitan que los transistores (Schottky) entren en saturación.

16 Evolución de las familias TTL Familia Características 74 Es la más antigua, fue introducida en H 74L High Speed TTL Low Power TTL Tienen la misma estructura pero cambian los valores de las resistencias El ldesarrollo de los transistores Schottky y su introducción en los años 70 en la familia TTL hizo obsoletas las familias 74, 74H, 74L 74S 74LS 74AS 74ALS 74F Schottky TTL Es la primera familia que utiliza transistores Schottky Mejora mucho la velocidad de la serie 74 pero con mucho más consumo. Low power Schottky TTL Es la TTL más utilizada y la menos costosa Iguala la velocidad de la serie 74 TTL pero consume una quinta parte. Advanced Shottky TTL Ofrece el doble de velocidad que la 74S con la mitad de consumo Advanced Low Power Schottky TTL Ofrece velocidades y consumos mejores que la LS. Rivaliza con la LS Fast TTL Posicionada entre la AS ylaals

17 Familias lógicas MOSFET Utilizan transistores MOSFET Tipos: -Proporciona ganancia - Complementa una variable (etapa inversora) - Fija la tensión de salida - Lógica de carga integrada - Lógica de simetría complementaria (CMOS)

18 MOSFET - CMOS Inversor CMOS V SS 1 V SS 0 0 V SS V 0 Q P V 0 V I Q N V TN V SS - V TP V SS V I Q N conduce para Q P conduce para V V GS GS V V TN TP V 0 TN SS TP I TN 0 V I V V SS V TP V I V SS V TP Se diseña con V V V V I Q N Q P V o I 0<V I <V TN Cortado Conduce V SS 0 V TN <V I <V SS - V TP Conduce Conduce intermedia 0 V SS - V TP <V I <V SS Conduce Cortado 0 0 No hay consumo en ninguno de los dos estados de la salida (sólo en las transiciones)

19 Inversor CMOS (imagen como interruptores)

20 Puerta NAND 1 V DD 0 0 Puerta NOR Q P1 V DD Q P2 S Se unen pares CMOS con ramas en serie/paralelo para hacer diversas operaciones. Cada par CMOS una entrada V DD Q P1 Y Q N2 Q P2 S X Q N1 Q N1 X Y Q N2 X Y V S 0 " 0 " DD conducen los dos transistores canal N cortados los dos transistores canal P rama superior cortada, rama inferior conduce X 0 ó Y 0 S o ambas VDD " 1" rama superior conduce, rama inferior cortada X Y 0 S VDD " 1" cortados los dos transistores canal N conducen los dos transistores canal P rama superior conduce, rama inferior cortada X VDD ó Y VDD S 0 " 0 " o ambas rama superior cortada, rama inferior conduce

21 Puerta NAND de dos entradas (imagen como interruptores)

22 Puerta NAND de más de dos entradas El diseño es escalable, de tal modo que añadir una entrada más implica incluir dos nuevos transistores

23 Puerta AND de dos entradas Es el resultado de añadir a la salida de una puerta NAND de dos entradas un módulo inversor

24 Puerta NOR de dos entradas Al igual que con las NAND tenemos 2n transistores para n entradas

25 Evolución de las familias CMOS Familia Características 4000 Es la más antigua, ha sido sustituida por el resto de familias. Eran lentas, pero presentaban un bajo consumo frente a las TTL de la época. Se conectaban mal con las TTL HC HCT High Speed CMOS High Speed CMOS, TTL Compatible VHC VHCT LV LVC ALVC AC AHC Tienen mayor velocidad y mejor capacidad de consumo y de suministro de corriente que la 4000 Very High Speed CMOS Very High Speed CMOS, TTL Compatible Son el doble de rápidas que las HC y HCT, siendo compatibles eléctricamente. Low voltage Low voltage CMOS Advanced low voltage CMOS Familias con menores tensiones de alimentación (3.3 V) Menor consumo, mayor velocidad Advanced CMOS Advanced High Speed CMOS

26 5.3. Comparación de prestaciones y compatibilidad Tensiones de alimentación de los circuitos TTL => 5V CMOS => 5V, 3.3V y 2.7V Figura extraída de Fundamentos de Sistemas Digitales, T. L. Floyd, Ed. Prentice Hall

27 Niveles lógicos de tensión +5 V CMOS Figura extraída de Fundamentos de Sistemas Digitales, T. L. Floyd, Ed. Prentice Hall

28 +3.3 V CMOS Figura extraída de Fundamentos de Sistemas Digitales, T. L. Floyd, Ed. Prentice Hall

29 TTL 5 V Entrada V IH(max) 5 V Salida V OH(max) 1 lógico 1 lógico 2.4 V V OH(min) 2 V V IH(min) No permitido No permitido 0.8 V 0 V V IL(max) 0 lógico 0.4 V IL(min) V 0 V 0 lógico V OL(max) V OL(min)

30 Inmunidad al ruido. Márgenes de ruido Señal real que incluye una componente de ruido V H VH V IHmin Picos de ruido fuera de los límites permitidos Respuesta a un pico de ruido excesivo en la entrada V IL max V L V L Señal real que incluye una componente de ruido Figura extraída de Fundamentos de Sistemas Digitales, T. L. Floyd, Ed. Prentice Hall

31 +5 V CMOS Márgenes de ruido V NH = V OH(min) V IH(min) V NL = V IL(max) V OL(max) 5V. 4.4V. Salida 1 lógico V OH(max) V OH(min) VNH 5V. 3.5V. Entrada 1 lógico V IH(max) V IH(min) No permitido No permitido 1.5V. V IL(max) 0.33V VNL 0 lógico 0V. 0 lógico V OL(max) V OL(min) 0V. V IL(min)

32 Abanico de salida (Fan-out) Figura extraída de Fundamentos de Sistemas Digitales, T. L. Floyd, Ed. Prentice Hall V OH TTL - Limitado por el consumo de corriente de las puertas conectadas a la salida Figura extraída de Fundamentos de Sistemas Digitales, T. L. Floyd, Ed. Prentice Hall CMOS - Limitado por los retardos producidos por las capacidades de entrada de las puertas conectadas a la salida

33 Potencia consumida La disipación de potencia en un circuito TTL es esencialmente constante dentro de su rango de frecuencias de operación. En CMOS la disipación de potencia depende de la frecuencia. En condiciones estáticas es extremadamente baja y aumenta cuando crece la frecuencia. Los circuitos CMOS presentan baja disipación estática y una significativa disipación dinámica Potencia TTL 0 f En los circuitos CMOS actuales, la mayor parte del consumo de potencia se produce en las transiciones entre estados. A mayor velocidad (mayor número de cambios por unidad de tiempo), mayor consumo.

34 Potencia consumida x tiempo de propagación Cuando en una aplicación hay que optimizar tanto el retardo de propagación p como el consumo de potencia, el producto velocidad x potencia es un buen parámetro para la comparación entre circuitos lógicos. Se mide en pj. (CMOS) Figura extraída de Fundamentos de Sistemas Digitales, T. L. Floyd, Ed. Prentice Hall

35 Comparación de prestaciones TTL-CMOS Figura extraída de Fundamentos de Sistemas Digitales, T. L. Floyd, Ed. Prentice Hall Inicialmente, los dispositivos TTL eran superiores a los CMOS en velocidad (menor tiempo de retardo) y capacidad de corriente de salida. Actualmente, estas ventajas se han reducido hasta el punto de que los circuitos CMOS son iguales o superiores en muchas áreas, y son la tecnología dominante en circuitos integrados, aunque los circuitos TTL todavía están en uso. Existe una familia de circuitos, BiCMOS, que combina la lógica CMOS con la circuitería de salida TTL, para intentar conjuntar las ventajas de ambas tecnologías.

36 Compatibilidad entre familias lógicas CIs de diferentes tecnologías pueden interconectarse si son compatibles en tensión e intensidad. driver carga V OHmin (driver) > V IHmin (carga) V OLmax (driver) < V ILmax (carga) Ejemplo: +3.3 V CMOS (driver) con TTL (carga)