1.4. (repaso) JERARQUÍA DE MEMORIA: ESTRUCTURA DE UN CACHE
|
|
- María José Suárez Bustos
- hace 6 años
- Vistas:
Transcripción
1 1.4. (repaso) JERARQUÍA DE MEMORIA: ESTRUCTURA DE UN CACHE Accesos a Memoria: Lectura (Load, código); Escritura (Store) Caché: memoria rápida y pequeña donde se guardan los datos más usados, atendiendo al principio de localidad temporal (traza dinámica de ejecución).. OBJETIVO: Ver un t acc como el del caché, y un tamaño como el de la memoria. Se organiza por bloques (líneas de caché), debido al principio de localidad espacial Trabajemos con ejemplo típico de L1: 8KB con líneas de 32 bytes: tendrá 8KB/32=2 13 /2 5 =2 8 = 256 líneas o bloques CACHÉ Mem >> caché ==> Conflicto entre líneas: HAY CONFLICTO SI: dos direcciones separadas por múltiplo de 8KB: d, d+n*8kb, n Z Un caché es todo hardware: fácil de implementar en digital: seleccionar los últimos (13) bits de d. Para una dirección de 32 bits: Dpto de Arquitectura y Tecnología de Computadores. ASP1. TEMA 1: Técnicas para Optimizar los Cachés: pág 1
2 ETIQUETA Dir. dentro de caché Las etiquetas se almacenan en la caché ( tag memory ) para distinguir entre dos líneas que entren en conflicto 13 ZONA DE DATOS CACHÉ ZONA DE ETIQUETAS (19 bits por línea) MEMORIA BUS DE DIRECC CPU =? Acierto/Fallo Hit/Miss Acierto (Hit). Pocos ciclos CPU: t hit. Porcentaje de aciertos: H R (Hit Rate) Fallo (Miss). traer dato de L2: tiempo de penalidad P miss (Penalty miss), del orden de 10 ciclos para L2, 100 para memoria. Porcentaje de fallos: M R (Miss Rate) Dpto de Arquitectura y Tecnología de Computadores. ASP1. TEMA 1: Técnicas para Optimizar los Cachés: pág 2
3 H R + M R = 1 tiempo de acceso medio (para todo acceso, siempre hay que gastar el t hit ): t acc = H R * t hit + M R (t hit +P miss ) = t hit + M R P miss Ejemplo: caché con 95% de aciertos y t hit =1 ciclos, Acceso a L2: 12 ciclos: t acc = * 12 = 1.6 ciclos Asociatividad: Y si muchas direcciones de un programa se diferencian en un múltiplo de 8KB?: char a[8192], b[8192], c[8192]; for (i=0; i<8192 ; i++) a[i]= b[i] + c[i]; Caché dividido en vías, y cada línea puede ubicarse en cualquiera de ellas. VÍA 0: CACHÉ DE CUATRO VÍAS 2 KB por vía x 4 = 8 KB VÍA 1: VÍA 2: VÍA 3: Conjunto c[i] b[i] a[i] Dpto de Arquitectura y Tecnología de Computadores. ASP1. TEMA 1: Técnicas para Optimizar los Cachés: pág 3
4 Conjunto: grupo de líneas que se ubican en la misma dirección de las diferentes vías (el mismo dato puede estar en cualquier vía, dentro de un conjunto). El caché es asociativo por conjuntos. Si sólo tiene una vía: caché de mapeado (correspondencia) directo. Los cachés de datos suelen tener 2, 4 e incluso 8 vías. Los de instrucciones 1 ó 2. Más asociatividad M R menor. Regla empírica 2:1, un caché de una vía tiene tanto M R, como una caché de dos vías de la mitad de tamaño. Pero hay que buscar el dato en todas las vías (más comparaciones de etiq; más hw. más t hit ) COMPROMISO. Ejemplo: memoria virtual es completamente asociativa, es decir, tiene tantas vías como páginas (bloques) hay en memoria física. Qué línea de un conjunto expulsar? Algoritmos fáciles de implementar en hardware: o Aleatorio o LRU (Least Recently Used). Implementación con contadores de pocos bits. o Menos veces accedido. Implementación con contadores de pocos bits. Políticas de escritura (caché de datos) Actualización: dos posibilidades: o Caché de actualización permanente. Write Through (WT, escritura directa ). VENTAJA: Toda línea expulsada está coherente. INCONV: Hacer un acceso mucho más lento (consume AB). Dpto de Arquitectura y Tecnología de Computadores. ASP1. TEMA 1: Técnicas para Optimizar los Cachés: pág 4
5 o Caché de actualización retrasada (Copy Back, CB o Write Back) Marcar la línea de caché como sucia o modificada (bit Limpia/Sucia, L/S). VENTAJA: Sólo se accede a memoria, cuando la línea es expulsada. Alojamiento: dos posibilidades: o Carga ante fallo de escritura (Write Allocate, WA). Si el bloque (línea) va a ser accedido más veces, esto conviene. o No carga ante fallo de escritura (No Write Allocate, NoWA). A veces un porcentaje elevado de las escrituras de los prog. son aisladas. Cada política tiene sus pros y contras, los cachés de datos L1 suelen ser CB, WA Ejemplo claro: páginas de memoria virtual son siempre Copy Back Write Allocate, Dpto de Arquitectura y Tecnología de Computadores. ASP1. TEMA 1: Técnicas para Optimizar los Cachés: pág 5
6 EJEMPLO DE COMPORTAMIENTO DE CACHÉS Porcentaje típico de instrucciones de lectura (Load) es 25% (progr. para RISC) Porcentaje de escrituras (Store) es del 9%. (progr. para RISC). El propio acceso al código de una instrucción (caché de instrucciones) es una lectura de memoria. Luego las instrucciones Ld/St acceden dos veces y el resto sólo 1. Nº de Accesos por Instrucción (NAI)= ( ) / 100 =1.34 Porcentaje de accesos al caché de datos: (25+9) / ( ) = 25.4 % Porcentaje de accesos al caché de instrucciones: 100 / ( ) = 74.6 % Porcentaje total de accesos de lectura: (100+25) / ( ) = 93.28% Porcentaje total de accesos de escritura: 9 / ( ) = 6.72% Porcentaje de accesos de lectura al caché de datos: 25 / (25+9) = 73.5% Porcentaje de accesos de escritura al caché de datos: 9 / (25+9) = 26.5% Porcentaje de fallos de acceso al caché instr: M R,instr típicam. de 0.5% a 3% Porcentaje de fallos de acceso al caché datos: M R,datos típicam. mayor, de 2% a 10% Porcentaje de fallos de lectura (al caché datos) es típicamente bastante menor que el de escritura: M R,lect,datos < M R,escrit,datos Dpto de Arquitectura y Tecnología de Computadores. ASP1. TEMA 1: Técnicas para Optimizar los Cachés: pág 6
7 EJERCICIO Calcular el M R de acceso a L1 datos si se ejecuta el siguiente bucle de 16 iteraciones (sí deben considerarse los fallos forzosos, es decir, la caché está vacía, y cualquier acceso inicial es un fallo) para un caché de datos de 16 KB, con línea =4 pal. para los casos: R1 inicialmente múltiplo de 16, frente a R1 múltiplo de (R1 mod 16=12). CB, No WA, frente a CB, WA. Y si sustituyo el último SW por LW R5, 1024 (R1)? ; R1 apunta inicialmente al primer elemento de un array. Bucle: Load R4, 0(R1) Otra instrucción Store 0(R1), R4 Store 4(R1), R4 Store 1024(R1), R4 ADD R1, R1, 1024 Otra instrucción Salto condicional 1ª ITER Fallo forzoso Acierto Acierto Fallo RESTO ITER Acierto si WA. Fallo si No WA Acierto Acierto Fallo // PARA R1 MÚLTIPLO DE 16 SOLUCIÓN: M R,WA =17/(16*4), 17 fallos, 2 en la primera iter. y 1 en el resto. M R,NoWA =32/(16*4), 2 fallos en todas las iter. El NAI=1.5 accesos/instr EJERCICIOS: - Influye nº vías? - Pensar en valor inicial de R1: si no es múltiplo de 16, el 2º SW falla. Dpto de Arquitectura y Tecnología de Computadores. ASP1. TEMA 1: Técnicas para Optimizar los Cachés: pág 7
8 1.4. TÉCNICAS PARA OPTIMIZAR LOS CACHÉS Tiempo de acceso medio: t acc = t hit + M R P miss Se pueden clasificar las técnicas para reducir t acc según el parámetro que reducen. Técnicas que reducen P miss Varios niveles de caché: La memoria DRAM es lentísima hoy respecto a CPU: tendría P miss altísimo. Interesa t hit chico: L1 rápida y pequeña (t hit es proporcional al tamaño de caché). Interesa M R chico: L1 no tan pequeña (M R es invers. proporcional al tamaño de caché). Solución: otros L2, L3 cuyo tamaño crece progresivamente + ponderar tam L1 o L2, L3 son caros (SRAM) o P miss,l1 = t hit,l2 crece con tamaño. Tiempo de acceso medio complicado: t acc = t hit,l1 + M R,L1 P miss,l1 = t hit,l1 + M R,L1 (t hit,l2 + M R,L2 P miss,l2 ) M R,L2 es M R local : suele ser alto (L1 se lleva la crema de los accesos locales) Dpto de Arquitectura y Tecnología de Computadores. ASP1. TEMA 1: Técnicas para Optimizar los Cachés: pág 8
9 Interesa mayor asociatividad de L2 y otras complejidades (sólo afecta a P miss,l1 y no a t hit,l1 ) Ley empírica: tam (Lj) >= 4*tam(Lj-1) Suele implementarse inclusión de L1 en L2. Por simplicidad interesa tam_línea (L1)= tam_línea (L2) Si L1 es WT L2 es CB. Buffer de escritura: Lecturas pueden bloquear la CPU; escrituras, no. Almacenar escrituras en buffer (de WT o CB), que bajan al siguiente nivel cuando bus está libre. Necesito: comparador de direcciones del buffer con la dirección de cualquier lectura. Interesa generalmente que el buffer se pueda organizar por líneas: si p ej 3 escrituras caen en la misma línea, se hace un acceso de línea completa (mejor que 3 accesos) Caché de líneas víctimas: Unas pocas de líneas totalmente asociativas por si existen muchos conflictos en un conjunto. Dpto de Arquitectura y Tecnología de Computadores. ASP1. TEMA 1: Técnicas para Optimizar los Cachés: pág 9
10 Interesante: caché mapeado directo con caché víctimas de más de 4 líneas: absorbe más del 25% de los fallos. Caché que no se bloquea ante fallo: Procesadores simples se bloquean completamente ante fallo. Procesador moderno intenta seguir ejecutando otras instrucciones (se verá en tema 3): interesa que caché siga sirviendo otros datos mientras se trae la línea del fallo. En paralelo hace ambas cosas. P miss se oculta. Tiempos no son aditivos. t La fórmula acc = t hit + M R P miss no sirve aquí, pues el verdadero tiempo que se pierde en un fallo, depende de los accesos que se hayan podido paralelizar Dpto de Arquitectura y Tecnología de Computadores. ASP1. TEMA 1: Técnicas para Optimizar los Cachés: pág 10
11 t hit Caché normal t hit Caché no bloqueable t hit +P Miss t hit +P Miss Accesos t hit Accesos t hit t hit t hit t hit t hit Tiempo total Tiempo total En general P miss,l1 se puede ocultar bastante (del 30-50%) si se acierta en L2, pero los fallos de L2 no son fáciles de ocultar (muchos ciclos sin que llegue el dato necesario). Técnicas que reducen M R Modelo regla de las 3 C (4 C para multiprocesadores) Forzoso ( Compulsory ): fallos forzosos o inaugurales. Supongo caché infinito. Capacidad. Supongo completamente asociativo. Conflicto. Fallos de colisión. Dpto de Arquitectura y Tecnología de Computadores. ASP1. TEMA 1: Técnicas para Optimizar los Cachés: pág 11
12 Dpto de Arquitectura y Tecnología de Computadores. ASP1. TEMA 1: Técnicas para Optimizar los Cachés: pág 12
13 Forzoso: sólo se reducen aumentando tamaño línea. Pero aumenta P miss. Capacidad. sólo se reducen aumentando tamaño caché: da idea del tamaño (L2). Conflicto. se reducen aumentando asociatividad. Pero aumenta t hit. Aumentar tamaño línea: Reduce fallos forzosos (aprovecha más la localidad espacial). Pero aumenta P Miss. Cuidado: producto M R * P Miss Además pocas líneas: mucho M R Ejemplo: páginas de 4KB o más porque latencia disco es alta y AB también. Dpto de Arquitectura y Tecnología de Computadores. ASP1. TEMA 1: Técnicas para Optimizar los Cachés: pág 13
14 Prebúsqueda hardware de instrucciones o datos: Instrucciones: además de traerse una línea se guarda la siguiente en un buffer (traza bastante secuencial). Si el buffer tiene varias líneas guardadas, éste captura en torno a la mitad de los fallos. Datos: accesos más dispersos: buffer mayor tamaño. Se calcula la zancada (distancia entre dos fallos) y se busca la línea distanciada tal zancada. Patrón de accesos. Smart caché en Pentium 4, L2. Prebúsqueda software: compilador o programador: Añadir una instrucción que sólo sirve para cargar un dato antes de usarlo. for (j=0; j<1000 ; j++) a[i][j]= b[i][j] + c[j][i]; //c[][] se accede por columnas: mala localidad //a[][] y b[][] se accede por filas: buena localidad Se podría escribir así, sup. que un acceso a L2 dura 10 iteraciones (estimarlo): for (j=0; j<1000 ; j++) { prefetch(c[j+10][i]); a[i][j]= b[i][j] + c[j][i]; } //no se contempla los fallos de primeras iteraciones // ni las precargas inútiles de las últimas iter. //Peligro: muchas instr. Prefecth añadidas más tiempo. //EJERCICIO: escribir código para evitar los 3 comentarios // anteriores Dpto de Arquitectura y Tecnología de Computadores. ASP1. TEMA 1: Técnicas para Optimizar los Cachés: pág 14
15 Punteros: más difícil calcular los prefetch, pero también se evitan muchos fallos. Prefetch usual: se prohibe que provoque un fallo de página. Ocurre que una prebúsqueda hardware puede precargar bien si el patrón es simple. Optimizaciones del compilador/programador: Aumentar la localidad de los accesos a instrucciones: o Reordenar/reubicar código para evitar conflicto entre procedimientos que se usan a la vez. o Alinear para que las instrucciones de arranque (tras un salto) sean las primeras de una línea. o Resultados: se puede conseguir que un caché de instrucciones de mapeado directo tenga menos M R que uno de 8 vías Aumentar la localidad de los accesos a datos. Ordenación de: o Recorrido por filas / columnas de matrices o Estructura de vectores (SOA) suele ser mejor que vectores de estructuras (AOS) Normalmente solo se usa un campo, pero CONTRAEJEMPLO: struct {char a[8192]; char b[8192] char c[8192]; } s; for (i=0; i<8192 ; i++) s.a[i]= s.b[i] + s.c[i]; Dpto de Arquitectura y Tecnología de Computadores. ASP1. TEMA 1: Técnicas para Optimizar los Cachés: pág 15
16 struct {char a; char b; char c; } s[8192]; for (i=0; i<8192 ; i++) s[i].a= s[i].b+ s[i].c; o Para matrices grandes trabajar por bloques de tamaño menor o igual que caché: ejemplos: filtros de imágenes, producto de matrices float A[N][N], B[N][N], D[N][N] ; for (jj=0; jj<n; jj+=bb) for (kk=0; kk<n; kk+=bb) for (i=0; i<n; i++) for (j=jj; j<jj+bb; j++) for (k=kk; k<kk+bb; k++) D[i][j] = D[i][j] + A[i][k] * B[k][j]; // bb*bb es el tamaño del bloque. Sup. N es múltiplo de bb Técnicas que reducen t hit Caché de primer nivel pequeño y simple: Electrónica: cuanto más pequeño: más rápido. Crítico: la frecuencia del procesador suele venir determinada por t hit. Un aumento de t hit puede afectar a toda la CPU. Aunque tenga más M R, un caché L1 menor y más simple (mapeado directo) posibilita más frecuencia de la CPU: eléctricamente 20-50% más rápidos que el de dos vías. Dpto de Arquitectura y Tecnología de Computadores. ASP1. TEMA 1: Técnicas para Optimizar los Cachés: pág 16
17 El tamaño de L1 no ha crecido en los últimos 10 años (en Pentium 4 ha disminuido): caché 8KB puede ser (eléctricamente) 30% más rápido que uno de 16 KB y 60% más que de 32KB. Para L2 no es tan crítico, pero interesa L2 dentro del chip. Acceso al caché segmentado o encadenado: Barrera del acceso a memoria: acceso a cachés cada vez más ciclos CPU. Permitir ejecutar accesos en cadena. Varios accesos simultáneos Acceso al caché de instrucciones (tb. se hace para datos) T1 T2 T3 Resto de la instrucción (varios ciclos) T1 T2 T3 Resto de la instrucción (varios ciclos) T1 T2 T3 Resto de la instrucción (varios ciclos) Notar que la latencia es la misma o mayor (se incrementa el AB) Dpto de Arquitectura y Tecnología de Computadores. ASP1. TEMA 1: Técnicas para Optimizar los Cachés: pág 17
Organización lógica Identificación de bloque
Cómo se encuentra un bloque si está en el nivel superior? La dirección se descompone en varios campos: Etiqueta (tag): se utiliza para comparar la dirección requerida por la CPU con aquellos bloques que
Más detallesCaches unificadas vs. Caches separadas Comparativa (I)
Caches unificadas vs. Caches separadas Comparativa (I) Comparativa de frecuencias de fallos (VAX, 16 bytes/bloque, LRU, 2 vías) Ejemplo: Frecuencia de fallos (53% de referencias son instrucciones) En cache
Más detallesMiss rate vs. Tamaño de bloque En general el MR baja cuando se aumenta el tamaño del bloque.
Miss rate vs. Tamaño de bloque En general el MR baja cuando se aumenta el tamaño del bloque. Ejemplo, bloque de una palabra vs bloque de cuatro palabras. Existe una relación casi directa entre el aumento
Más detallesMiss rate vs. Tamaño de bloque En general el MR baja cuando se aumenta el tamaño del bloque.
Miss rate vs. Tamaño de bloque En general el MR baja cuando se aumenta el tamaño del bloque. Ejemplo, bloque de una palabra vs bloque de cuatro palabras. Existe una relación casi directa entre el aumento
Más detallesMemoria y caché. Organización del Computador I, verano de 2016
Organización del Computador I, verano de 2016 (2) El problema que nos ocupa hoy Tiempos de acceso en ciclos: Registro: 0-1 ciclos. Memoria: 50-200 ciclos. Disco: decenas de millones de ciclos. Dicho de
Más detallesMicroprocesadores para comunicaciones. Escuela Técnica Superior de Ingenieros de Telecomunicación. Organización y estructura de las memorias caché
Microprocesadores para comunicaciones Escuela Técnica Superior de Ingenieros de Telecomunicación Organización y estructura de las memorias caché Índice Introducción Niveles de jerarquía de memoria Principio
Más detallesJerarquía de memoria y memoria caché Ejercicios resueltos
Jerarquía de memoria y memoria caché Ejercicios resueltos Ejercicio 1. Sea un computador de 32 bits con una memoria caché de 256 KB, líneas de 64 bytes y un tiempo de acceso de 5 ns. La caché es asociativa
Más detallesUNIDAD TEM ATICA 3: ACELERACI ON DEL ACCESO A MEMORIA.
UNIDAD TEMÁTICA 3: ACELERACIÓN DEL ACCESO A MEMORIA. 10. Evaluación de las prestaciones del subsistema de memoria. 11. Mejora de las prestaciones de las antememorias. 12. Mejora de las prestaciones de
Más detallesOptimizaciones avanzadas de memoria caché
de memoria caché Arquitectura de Computadores J. Daniel García Sánchez (coordinador) David Expósito Singh Javier García Blas Óscar Pérez Alonso J. Manuel Pérez Lobato Grupo ARCOS Departamento de Informática
Más detallesMemoria virtual Ubicación de bloque en paginación
Ubicación de bloque en paginación Dónde puede ubicarse un bloque en memoria principal? Los sistemas operativos permiten que los bloques se coloquen en cualquier parte de la memoria principal (totalmente
Más detallesArquitectura de Computadores II Clase #6
Arquitectura de Computadores II Clase #6 Facultad de Ingeniería Universidad de la República Instituto de Computación Curso 2010 Recapitulando: donde estamos? Componentes clásicos de un computador Procesador
Más detallesMemoria Virtual. Memoria Virtual
Memoria Virtual Es el nivel de la jerarquía que maneja la cache entre memoria principal y memoria secundaria. Permite que los programas se expandan más allá de los límites de la memoria principal. Permite
Más detallesArquitectura de Computadoras
Arquitectura de Computadoras Clase 7 Memoria Sistema de Memoria Los programadores desean acceder a cantidades ilimitadas de memoria rápida!! Solución práctica: Jerarquía de memoria organizada en niveles
Más detallesTema 6: Sistema de memoria
Tema 6: Sistema de memoria Introducción Jerarquía del sistema de memorias Memoria principal Memoria entrelazada Memoria cache Políticas de ubicación Políticas de extracción Políticas de reemplazo Políticas
Más detallesIntroducción a memorias cache
Introducción a memorias cache Lección 6 Ing. Cristina Murillo Miranda Arquitectura de Sistemas Embebidos Programa de Maestría en Electrónica Énfasis en Sistemas Embebidos Escuela de Ingeniería en Electrónica
Más detallesARQUITECTURA DE COMPUTADORES. 2º INGENIERÍA INFORMÁTICA. SOLUCIONES Problemas de Gestión de Memoria Etiqueta Índice byte
ARQUITECTURA DE COMPUTADORES 2º INGENIERÍA INFORMÁTICA SOLUCIONES Problemas de Gestión de Memoria 1 Antes de ver en qué entradas de la memoria caché van a ir los bloques asociados a las referencias que
Más detallesARQUITECTURA DE COMPUTADORES. 2º INGENIERÍA INFORMÁTICA. SOLUCIONES EJERCICIOS BOLETÍN TEMA 3 (Gestión de Memoria). Curso 04/05.
ARQUITECTURA DE COMPUTADORES 2º INGENIERÍA INFORMÁTICA SOLUCIONES EJERCICIOS BOLETÍN TEMA 3 (Gestión de Memoria) Curso 04/05 1 Antes de ver en qué entradas de la memoria caché van a ir los bloques asociados
Más detallesAspectos avanzados de arquitectura de computadoras Jerarquía de Memoria II. Facultad de Ingeniería - Universidad de la República Curso 2017
Aspectos avanzados de arquitectura de computadoras Jerarquía de Memoria II Facultad de Ingeniería - Universidad de la República Curso 2017 Técnicas Básicas (1/5) Mayor Tamaño de Caché Mejora obvia: Aumentar
Más detallesMemoria caché básica
Memoria caché básica Arquitectura de Computadores J. Daniel García Sánchez (coordinador) David Expósito Singh Javier García Blas Óscar Pérez Alonso J. Manuel Pérez Lobato Grupo ARCOS Departamento de Informática
Más detallesIntroducción. Universidad de Sonora Arquitectura de Computadoras 2
Memoria virtual Introducción Memoria virtual es un mecanismo que permite que la memoria principal parezca mas grande que su tamaño físico. Permite ejecutar programas mas grandes que la memoria física disponible.
Más detallesIntroducción. Universidad de Sonora Arquitectura de Computadoras 2
Memoria virtual Introducción Memoria virtual es un mecanismo que permite que la memoria principal parezca mas grande que su tamaño físico. Permite ejecutar programas mas grandes que la memoria física disponible.
Más detallesDiseño de la jerarquía de memoria
Diseño de la jerarquía de memoria William Stallings, Organización y Arquitectura de Computadores Andrew S. Tanenbaum, Organización de Computadoras Linda Null y Julia Lobur, Computer Organization and Architecture
Más detallesTrabajo Práctico Número 6
Página 1 de 6 Trabajo Práctico Número 6 Arquitectura de Computadoras 24/05/2014 Instrucciones Los problemas de ejercitación propuestos en el presente trabajo práctico pueden ser resueltos en forma individual
Más detallesArquitectura de Computadores Problemas (hoja 4). Curso
Arquitectura de Computadores Problemas (hoja 4). Curso 2006-07 1. Sea un computador superescalar similar a la versión Tomasulo del DLX capaz de lanzar a ejecución dos instrucciones independientes por ciclo
Más detallesSistema de memoria. Introducción
Sistema de memoria Introducción Memorias de acceso aleatorio: Apropiadas para la memorización a largo plazo de programas. Grandes y lentas. Organización: n: líneas de direcciones. m: tamaño de palabra.
Más detallesUniversidad de Sonora Arquitectura de Computadoras 2
Memoria Cachés Introducción Caché es el nivel de memoria situada entre el procesador y la memoria principal. Se comenzaron a usar a fines de los años 60s. Hoy en día, todas la computadoras incluyen cachés.
Más detallesRegistros. Cache L1. Cache L2. Memoria Principal (RAM) Memoria Secundaria (Disco) Memoria Terciaria (Cinta)
Basadas en las Versión 1.0 del Dpto. de Arquitectura-InCo-FIng JERARQUÍA DE MEMORIA 1 Introducción Este capítulo está dedicado al análisis de los distintos niveles de memoria existentes en un computador,
Más detallesIntroducción a la Computación. Capitulo 4 Memoria Cache
Introducción a la Computación Capitulo 4 Memoria Cache Características generales Ubicación Capacidad Unidad de transferencia Método de Acceso Prestaciones Dispositivo Físico Características Físicas Organización
Más detallesARQUITECTURA DE COMPUTADORES. 2º INGENIERÍA INFORMÁTICA. Problemas de Gestión de Memoria.
ARQUITECTURA DE COMPUTADORES 2º INGENIERÍA INFORMÁTICA Problemas de Gestión de Memoria 1 Se tiene un procesador de tamaño de palabra 16 bits con un espacio de direcciones de 2 16 posiciones de memoria
Más detallesEstructura de Computadores
Estructura de Computadores Tema 5 Jerarquía de memoria Departamento de Informática Grupo de Arquitectura de Computadores, Comunicaciones y Sistemas UNIVERSIDAD CARLOS III DE MADRID Contenido Tipos de memoria
Más detallesOrganización de computadoras. Clase 11. Universidad Nacional de Quilmes. Lic. Martínez Federico
Organización de computadoras Clase 11 Universidad Nacional de Quilmes Lic. Martínez Federico Qué vimos? Mascaras Qué vimos? Qué vimos? Mascaras Repeticiones controladas Qué vimos? Mascaras Repeticiones
Más detallesUniversidad de Los Andes Escuela de Ingeniería de Sistemas Departamento de Computación Arquitectura de Computadores. Clase 24
Universidad de Los Andes Escuela de Ingeniería de Sistemas Departamento de Computación Arquitectura de Computadores Clase 24 Semestre B-2010 Ícaro Alzuru C. AGENDA Memoria Virtual Memory Management Unit
Más detallesJerarquía de Memoria Memoria Cache
Jerarquía de Memoria Memoria Cache Marcelo Tosini - Elías Todorovich Arquitectura I - Curso 2017 Arqui1-UNICEN Introducción Los programas comparten en la memoria tanto su código como sus datos. Estrategia
Más detallesSistema Cache. Técnicas Digitales III Ing. Gustavo Nudelman Universidad Tecnológica Nacional - Facultad Regional Buenos Aires
Sistema Cache Técnicas Digitales III Ing. Gustavo Nudelman 2012 RAM dinámica Almacena un bit como una capacidad espuria en un transistor La necesidad de conservar la carga y la lectura destructiva obliga
Más detallesTEMA 11: MEJORA DE LAS PRESTACIONES DE LAS CACHE.
TEMA 11: MEJORA DE LAS PRESTACIONES DE LAS CACHE. 1. Introducción. 2. Mejora de la penalización por fallo. 3. Mejora de la tasa de fallos. 4. Mejora de la tasa de fallos y penalización por fallo mediante
Más detallesReducción de la penalización por fallo Técnica: Dar prioridad a los fallos de lectura sobre la escritura (I)
Reducción de la penalización por fallo Técnica: Dar prioridad a los fallos de lectura sobre la escritura (I) Dar prioridad a los fallos de lectura sobre la escritura: En la caches WT el buffer de post-escritura
Más detallesCapítulo 2 Organización y estructura de la memoria cache Ampliación: Políticas de ubicación en caches
Capítulo 2 Organización y estructura de la memoria cache Ampliación: Políticas de ubicación en caches de la U.A.M. Consideraciones de un sistema con memoria cache Política de ubicación Correspondencia
Más detallesTema 6: Memoria virtual. Óscar David Robles Sánchez Sofía Bayona Beriso David Miraut Andrés Luis Rincón Córcoles
Tema 6: Memoria virtual Óscar David Robles Sánchez Sofía Bayona Beriso David Miraut Andrés Luis Rincón Córcoles Contenidos Introducción. Localización de páginas. Fallos de página. TLB. Gestión de fallos
Más detallesGestión de memoria Profesores y tutorías
Teoría: Gestión de memoria Profesores y tutorías Raouf Senhadji Navarro Despacho: F062 Horario de tutorías: Lunes y miércoles de 12:00h a 13:30h y martes y jueves de 16:00h a 17:30h Prácticas y problemas:
Más detallesPRINCIPIOS GENERALES DE JERARQUÍA DE MEMORIA
PRINCIPIOS GENERALES DE JERARQUÍA DE MEMORIA REGULARIDADES EN LOS ACCESOS A MEMORIA PRINCIPIO DE LOCALIDAD - ESPACIAL: Si se referencia un elemento, los elementos cercanos a él se volverán a referenciar
Más detallesMemoria. Otros temas sobre cachés
Memoria Otros temas sobre cachés Otros temas 1. Estrategias de búsqueda de bloque. 2. Estrategias de reemplazo de bloque. 3. Cachés multinivel. Universidad de Sonora Arquitectura de Computadoras 2 Localizando
Más detallesMemoria. Otros temas sobre cachés
Memoria Otros temas sobre cachés Otros temas 1. Estrategias de búsqueda de bloque. 2. Estrategias de reemplazo de bloque. 3. Cachés multinivel. Universidad de Sonora Arquitectura de Computadoras 2 Localizando
Más detallesProfesores y Horarios de Tutorías Temas 3 y 4. Daniel Cascado Caballero Lourdes Miró Amarante
Profesores y Horarios de Tutorías Temas 3 y 4 Teoría: Daniel Cascado Caballero (danic@atc.us.es) Despacho: F070 Lourdes Miró Amarante (lmiro@atc.us.es) Despacho: F061 Horario de tutorías: Martes: 11:00h
Más detallesTema 13. Memoria cache
1 Estructura y Tecnología de Computadores F. El subsistema de memoria Tema 13. Memoria cache José Manuel Mendías Cuadros Dpto.. Arquitectura de Computadores y Automática Universidad Complutense de Madrid
Más detallesTema 5 (III) Jerarquía de Memoria
Grupo ARCOS Tema 5 (III) Jerarquía de Memoria Estructura de Computadores Grado en Ingeniería Informática Contenidos 1 Tipos de memoria 2 Jerarquía de memoria 3 Memoria principal 4 Memoria caché 5 Memoria
Más detallesMemoria virtual Ejercicios resueltos
Memoria virtual Ejercicios resueltos Ejercicio 1. Sea un computador de 20 bits con memoria virtual paginada con páginas de 1 KB y un total de memoria física de 256 KB. Se pide, de forma razonada y breve:
Más detallesARQUITECTURA DE SISTEMAS PARALELOS. 3º ITIS. PROBLEMA DE MEMORIA VIRTUAL.
Enunciado ARQUITECTURA DE SISTEMAS PARALELOS 3º ITIS PROBLEMA DE MEMORIA VIRTUAL Se supone un sistema basado en microprocesador cuya jerarquía de memoria tiene los siguientes parámetros: Memoria Virtual:
Más detalles#define MAX 1024 void escala_vect (float A[MAX], float B[MAX], float k) { int i; for (i=0; i < MAX; i++) B[i]=k*A[i]; }
PROBLEMA 1 Memoria Cache (10 puntos) Supongamos un sistema con un procesador que lanza direcciones de 32 bits. Dispone de dos caches, una para instrucciones y otra para datos, de 8 KBytes cada una. La
Más detallesArquitectura de Computadoras para Ingeniería
Arquitectura de Computadoras para Ingeniería (Cód. 7526) 1 Cuatrimestre 2016 Dra. Dana K. Urribarri DCIC - UNS Dana K. Urribarri AC 2016 1 Memoria cache (continuación) Dana K. Urribarri AC 2016 2 Memoria
Más detallesTrabajo Práctico Número 6 Arquitectura de Computadoras
Trabajo Práctico Número 6 Arquitectura de Computadoras http://www.herrera.unt.edu.ar/arqcom De qué trataba este TP? Memoria caché: Políticas de escritura: write-back, write-through Métricas de performance:
Más detallesCPU MEMORIAS CACHE. Memorias caché. Memoria caché = memoria de tamaño pequeño y acceso rápido situada entre la CPU y la memoria principal.
MEMORIAS CACHE Memoria caché = memoria de tamaño pequeño y acceso rápido situada entre la CPU y la memoria principal. Tiempo ciclo memoria > tiempo de ciclo del procesador la CPU debe esperar a la memoria
Más detallesMemoria virtual. 6. La: memoria. Fundamentos de Computadores Ingeniería de Telecomunicación. Departamento de Automática Escuela Politécnica Superior
6. La: memoria Fundamentos de Computadores Ingeniería de Telecomunicación Raúl Durán Díaz Departamento de Automática Escuela Politécnica Superior Curso académico 2009 2010 Raúl Durán Díaz 6. La: memoria
Más detallesOrganización del Computador 1 Memoria Cache
Organización del Computador 1 Memoria Cache Departamento de Computación Facultad de Ciencias Exactas y Naturales Universidad de Buenos Aires 2011 Memorias: Evolución Memoria cache Pioneros: Maurice Wilkes
Más detallesRegistros. Cache L1. Cache L2. Memoria Principal (RAM) Memoria Secundaria (Disco) Memoria Terciaria (Cinta)
JERARQUÍA DE MEMORIA 1 Introducción Este capítulo está dedicado al análisis de los distintos niveles de memoria existentes en un computador, con especial énfasis en los sistemas de cache. 2 Justificación
Más detallesTema 5. El sistema de memoria
Soluciones a los problemas impares Tema 5. Arquitectura de Computadores Curso 009-010 Tema 5: Hoja: / 36 Tema 5: Hoja: 3 / 36 Base teórica es el lugar donde residen los programas y datos ya que según la
Más detallesJERARQUÍAS DE MEMORIA
JERARQUÍAS DE MEMORIA Organización de Computadoras Facultad de Ingeniería Universidad de Buenos Aires 10/09/2017 1 Introducción Grande y rápida: Explotando la Jeraquía de Memoria 2 Que significan todos
Más detallesTema 5. El Sistema de Memoria
Tema 5. Arquitectura de Computadores Curso 2009-2010 Índice Transparencia: 2 / 38 Características del sistema de memoria Memoria principal y entrelazado de memoria Jerarquía del sistema de memorias Principios
Más detallesMemoria Caché. Organización de Computadoras Universidad Nacional de Quilmes
Memoria Caché Organización de Computadoras Universidad Nacional de Quilmes Durante la ejecución de un programa se accede a memoria con un criterio que no es aleatorio, pero tampoco absolutamente predecible.
Más detallesMemoria Cache. Departamento de Arquitectura de Computadores
Memoria Cache Departamento de Arquitectura de Computadores Índice Introducción. Conceptos básicos Características de los sistemas de memoria Jerarquías de memoria Memoria Principal Características físicas
Más detallesMemoria Virtual. Ing. Jorge Castro-Godínez
Memoria Virtual Lección 7 Ing. Jorge Castro-Godínez MT7003 Microprocesadores y Microcontroladores Área de Ingeniería Mecatrónica Instituto Tecnológico de Costa Rica I Semestre 2014 Jorge Castro-Godínez
Más detallesQUÉ ES LA MEMORIA CACHÉ?
QUÉ ES LA MEMORIA CACHÉ? Es una memoria de acceso rápido que se encuentra entre la CPU y la MEMORIA PRINCIPAL El ser pequeña y rápida es muy útil para acceder a datos o instrucciones recientemente accedidas
Más detallesPráctica 5 - Memoria Cache
Práctica 5 - Memoria Cache Organización del Computador 1 Verano 2008 Aclaración: siempre que se informa del tamaño de una memoria cache o de una línea, se está haciendo referencia a la capacidad útil de
Más detallesEjercicios Jerarquía de Memoria
Ejercicios Jerarquía de Memoria Grupo ARCOS Estructura de Computadores Grado en Ingeniería Informática Universidad Carlos III de Madrid Contenidos 1. Memoria caché CPU cache Memoria principal 2. Memoria
Más detallesOrganización del Computador I. Memoria Cache. Autor: Alejandro Furfaro
Organización del Computador I Memoria Cache 1 Memorias: Evolución Pioneros: Maurcice Wilkes con la primer memoria de tanque de mercurio para la computadora EDSAC. 2 bytes: 1947. Visionarios. "640K debe
Más detallesOrganización del Sistema de Memoria. 1. Tipos de memoria 2. Jerarquía de memoria 3. El principio de localidad 4. Organización de la memoria
Organización del Sistema de Memoria 1. Tipos de memoria 2. Jerarquía de memoria 3. El principio de localidad 4. Organización de la memoria 1. Tipos de memoria La memoria se puede clasificar de acuerdo
Más detallesMemoria. Organización de memorias estáticas.
Memoria 1 Memoria Organización de memorias estáticas. 2 Memoria En memoria físicas con bus de datos sea bidireccional. 3 Memoria Decodificación en dos niveles. 4 Necesidad de cantidades ilimitadas de memoria
Más detallesLa solución es colocar un memoria más pequeña y rápida entre la CPU y la memoria principal.
Lo ideal sería hacer la memoria principal con la misma tecnología que los registros internos de la CPU por su gran velocidad. Esto no es posible por su elevado coste. La solución es colocar un memoria
Más detallesArquitectura de Computadores
Curso 2006/07 Arquitectura de Computadores 1. Introducción 2. La CPU 3. Lenguaje Máquina 4. 5. Sistema de Entrada/Salida 6. Buses Informática Aplicada Arquitectura de Computadores 1 Características generales
Más detallesArquitectura de Computadoras para Ingeniería
Departamento de Cs. e Ingeniería de la Computación Universidad Nacional del Sur Arquitectura de Computadoras para Ingeniería Ejercicios Trabajo Práctico N 7 Jerarquía de Memoria Primer Cuatrimestre de
Más detallesORGANIZACIÓN DE LA MEMORIA CACHÉ Establecer la función de correspondencia que asigna a los bloques de la memoria principal en las posiciones definidas en la memoria caché Técnicas: Directa Totalmente asociativa
Más detallesARQUITECTURA DE COMPUTADORES (2º ING. INFORMATICA) PRACTICA 7 MEMORIAS CACHE.
OBJETIVOS: ARQUITECTURA DE COMPUTADORES (2º ING. INFORMATICA) PRACTICA 7 MEMORIAS CACHE. La presente práctica pretende ilustrar el funcionamiento de las memorias cache a través del uso de dos simuladores,
Más detalles2º Cuatrimestre MÓDULO 11: Introducción a la jerarquía de memoria. fc 2
2º Cuatrimestre 2012 2013 MÓDULO 11: Introducción a la jerarquía de memoria 1 Sistema de memoria de un computador Qué es una memoria? Cómo se implementa? Cómo se soluciona el problema del tiempo de acceso
Más detallesArquitectura de Computadores I. Sistema de memoria 3 (Solución): Segmentación + Bancos
Universidad del País Vasco Facultad de Informática Departamento de Arquitectura y Tecnología de Computadores Arquitectura de Computadores I Sistema de memoria 3 (Solución): Segmentación + Bancos En un
Más detallesTema II. Unidad de memoria
Tema II Unidad de memoria 2.1 Definiciones y conceptos básicos. 2.2 Jerarquía de memorias. 2.3 Memorias de semiconductor. 2.4 Memorias asociativas. 2.5 Memoria caché. 2.6 Discos magnéticos. 2.1 Definiciones
Más detallesOrganización del Computador I. Memoria Cache. Autor: Alejandro Furfaro
Organización del Computador I Memoria Cache Autor: Alejandro Furfaro - 2006 1 Memorias: Evolución Pioneros: Maurcice Wilkes con la primer memoria de tanque de mercurio para la computadora EDSAC. 2 bytes:
Más detallesArquitectura de Computadores II Clase #6
Arquitectura de Computadores II Clase #6 Facultad de Ingeniería Universidad de la República Instituto de Computación Curso 2009 Recapitulando: donde estamos? Componentes Clásicos de un Computador Procesador
Más detallesArquitectura de Computadores II Clase #6
Arquitectura de Computadores II Clase #6 Facultad de Ingeniería Universidad de la República Instituto de Computación Curso 2009 Recapitulando: donde estamos? Componentes Clásicos de un Computador Procesador
Más detallesArquitectura de Computadores II Clase #7
Arquitectura de Computadores II Clase #7 Facultad de Ingeniería Universidad de la República Instituto de Computación Curso 2009 Veremos Memoria virtual Resumen de ideas para mejorar performance 1 Recordemos:
Más detallesTema II. Unidad de memoria
Tema II Unidad de memoria 2 Unidad de memoria 2.1 Definiciones y conceptos básicos 2.1.1 Localización 2.1.2 Capacidad 2.1.3 Unidad de transferencia 2.1.4 Método de acceso 2.1.5 Tipos físicos 2.1.6 Características
Más detallesGuía de ejercicios # 11 - Jerarquía de memoria
Guía de ejercicios # 11 - Jerarquía de memoria Organización de Computadoras 2017 UNQ Funciones de correspondencia Cuando la Unidad de Control pide una determinada celda, la memoria caché debe, en primer
Más detallesJerarquía de memoria - Motivación
Jerarquía de memoria - Motivación Idealmente uno podría desear una capacidad de memoria infinitamente grande, tal que cualquier. palabra podría estar inmediatamente disponible Estamos forzados a reconocer
Más detallesDigital Design and Computer Architecture
Digital Design and Computer Architecture David Money Harris & Sarah L. Harris Morgan Kaufman - 2007 Traducción parcial del Capítulo 8 Dr. Ing. Armando D. Assandri Cátedra Electrónica Digital II 2013 8
Más detallesEjercicios de jerarquía de memoria
Ejercicios de jerarquía de memoria J. Daniel García Sánchez (coordinador) David Expósito Singh Javier García Blas Óscar Pérez Alonso J. Manuel Pérez Lobato Arquitectura de Computadores Grupo ARCOS Departamento
Más detallesSistema Operativo. Repaso de Estructura de Computadores. Componentes Hardware. Elementos Básicos
Sistema Operativo Repaso de Estructura de Computadores Capítulo 1 Explota los recursos hardware de uno o más procesadores Proporciona un conjunto de servicios a los usuarios del sistema Gestiona la memoria
Más detallesSoluciones a ejercicios de jerarquía de memoria
Soluciones a ejercicios de jerarquía de memoria J. Daniel García Sánchez (coordinador) David Expósito Singh Javier García Blas Óscar Pérez Alonso J. Manuel Pérez Lobato Arquitectura de Computadores Grupo
Más detallesResolución de los Ejercicios de la Hoja 4
Resolución de los Ejercicios de la Hoja 4 José Miguel Montañana Aliaga. Fernando Castro Rodríguez. Francisco Tirado Fernández. Dpto. de Arquitectura de Computadores y Automática Facultad de Informática.
Más detallesContenidos. Arquitectura de ordenadores (fundamentos teóricos) Elementos de un ordenador. Periféricos
Arquitectura de ordenadores (fundamentos teóricos) Representación de la información Estructura de un microprocesador Memorias Sistemas de E/S Elementos de un ordenador Microprocesador Placa base Chipset
Más detallesEjercicios del tema 5. Jerarquía de de Memoria
Ejercicios del tema 5. Jerarquía de de Memoria Ejercicio 1. Considere un computador de 32 bits con una caché de 64 KB asociativa por conjuntos de 4 vías y un tiempo de acceso de 4 ns. El tamaño de la línea
Más detallesSistemas de memoria. Conceptos básicos. Memoria caché. Memoria principal. Memoria virtual. Jerarquía de memoria. Estructura de computadores 2
Sistemas de memoria Conceptos básicos Jerarquía de memoria Memoria caché Memoria virtual Memoria principal Memoria caché Conceptos generales Operación de un sistema caché Rendimiento caché Fuentes de fallos
Más detallesCaché. Matías Barbeito Organización del computador 1 2 cuatrimestre 2011
Caché Matías Barbeito Organización del computador 1 2 cuatrimestre 2011 Ciclo de ejecución 1. Busco próxima instrucción 2. Incremento el PC 3. Decodifico 4. Busco operandos 5. Ejecuto 6. Guardo resultados
Más detallesProblemas de estructura y tecnología de computadores Hoja 6: Temas 12, 13 y 14
Problemas de estructura y tecnología de computadores Hoja 6: Temas 12, 13 y 14 1) Diseñar una memoria de 640 Kbytes (512Kbytes de RAM y 128 Kbytes de ROM) accesible a nivel de byte, empleando chips de
Más detallesMemoria Virtual. Memoria Virtual
Memoria Virtual DISEÑO DE SISTEMAS DIGITALES EL-3310 I SEMESTRE 2008 Memoria Virtual Define la relación entre memoria principal y memoria secundaria Permite crear la ilusión de una memoria principal de
Más detallesÍndice. 1. Introducción. 2. Jerarquía de memoria 3. Principios de funcionamiento de la memoria caché. 5. Mejora del rendimiento de la memoria caché.
Tema 6. Memoria caché Índice 1. Introducción. 2. Jerarquía de memoria 3. Principios de funcionamiento de la memoria caché 4. Elementos de diseño. 5. Mejora del rendimiento de la memoria caché. 1 1. Introducción
Más detallesApellidos Nombre Grupo. Arquitectura e Ingeniería de Computadores. Examen Final (Teoría parte primer cuatrimestre). 18/06/2012
Apellidos Nombre Grupo Arquitectura e Ingeniería de Computadores. Examen Final (Teoría parte primer cuatrimestre). 18/06/2012 Instrucciones.- Cada pregunta consta de cinco afirmaciones, y cada una de las
Más detallesArquitectura de Computadores II Clase #7
Arquitectura de Computadores II Clase #7 Facultad de Ingeniería Universidad de la República Instituto de Computación Curso 2010 Veremos Memoria virtual 1 Recordemos: Jerarquía de Memoria Registros Instr.
Más detallesArquitectura de Computadores II Clase #7
Arquitectura de Computadores II Clase #7 Facultad de Ingeniería Universidad de la República Instituto de Computación Curso 2010 Veremos Memoria virtual Recordemos: Jerarquía de Memoria Nivel Superior Registros
Más detallesSubsistemas de memoria. Departamento de Arquitectura de Computadores
Subsistemas de memoria Departamento de Arquitectura de Computadores Índice Introducción. Conceptos básicos Características de los sistemas de memoria Jerarquías de memoria Memoria Principal Características
Más detalles