Tema 1: Introducción a los sistemas procesadores. Sistemas Electrónicos para el Procesamiento de Señal

Transcripción

1 Tema 1: Introducción a los sistemas procesadores Sistemas Electrónicos para el Procesamiento de Señal 1

2 Indice Arquitectura básica CPU / Periféricos / buses Mapa de memoria Principios de localidad y tipos de memoria caché Tiempos de acceso Características Alternativas Selección de DSPs y flujo de diseño 2

3 Arquitectura de un sistema microprocesador Sistema microprocesador (base de lo que es un sistema empotrado): abierto basado en componentes electrónicos con capacidad de procesar datos digitalizados BUSES MASTER 3 SLAVES

4 Desde un punto de vista HARDWARE : 1 sólo componente de control (CPU): MASTER BUSES (líneas eléctricas) de control/dirección/datos; gestionados por MASTER Mapa de memoria Temporización del acceso Muchos periféricos accedidos por BUSES: SLAVES 4

5 MASTER (µp, µc, DSP, FPGA ) Intérprete de comandos: capacidad de ejecutar instrucciones y programas creados por los usuarios Memoria de programa Ciclo de ejecución realizado secuencialmente por FASES Sistema síncrono Manejo de datos: capacidad de hacer operaciones algebraicas y binarias con operadores de entrada y salida Operadores: ALU y multiplicadores Acumuladores/registros y memoria de datos Direccionamiento 5

6 MASTER (µp, µc, DSP, FPGA ) Operaciones con DATOS Operadores aritméticos-lógicos (ALU) versus multiplicadores Necesidad de operandos: Arquitectura orientada a acumulador o registro Importancia de acceder a la memoria de datos: direccionamiento FORMATO DE LOS OPERANDOS: entero, float (coma fija o variable) Nº OPERADORES: operaciones por seg. que puede hacer la CPU 6

7 SLAVES: Periféricos Almacenamiento: Memorias Convertidores Comunicaciones Otros Dispositivos electrónicos más o menos complejos que ayudan al µp en el procesamiento que realiza Son accedidos en lectura/escritura (configuración y acceso a información) desde el µp, empleando los BUSES 7

8 MASTER (µp, µc, DSP, FPGA ) Interpretación de los comandos: Operaciones con INSTRUCCIONES (INSTRUCCIONES/PROGRAMA) Von Neumann Harvard (conflictos) (CICLO DE EJECUCIÓN O DE CPU) 8

9 9 Arquitectura básica

10 BUSES Necesidad de transferir la información (programa/datos) en el sistema electrónico empleando conexiones (cables o líneas eléctricas) Un BUS se puede definir como un conjunto de conexiones eléctricas (cables) que se emplean en el sistema electrónico para un mismo fin Gestionado desde el MASTER (Bus de CONTROL, bus de DIRECCIONES) La información se envía/recibe por los buses de DATOS 10

11 BUSES La realización de un SED se soporta sobre la forma de manejar los BUSES: DOS CONDICIONES QUE DEBEN CUMPLIRSE EVITAR CORTOCIRCUITOS MAPA DE MEMORIA TRANSFERIR LA INFORMACIÓN SIN PÉRDIDAS Y EN EL MENOR TIEMPO POSIBLE CICLOS DE ACCESO / DIAGRAMAS DE TIEMPO 11

12 BUSES CONTROL DE ACCESO 12 Registro de 1 bit con habilitación de escritura y salida triestado Bus serie con puertas a drenador abierto (I2C)

13 BUSES MAPA DE MEMORIA Plano de localización de cada tipo de periférico del sistema µp. Representa las direcciones de acceso del µp a cada periférico. 13

14 BUSES CICLOS DE ACCESO / DIAGRAMAS DE TIEMPO Electrónica Industrial 2ª Parte 14 Cronograma de acceso en lectura

15 BUSES CICLOS DE ACCESO / DIAGRAMAS DE TIEMPO Electrónica Industrial 2ª Parte 15 Cronograma de acceso en escritura

16 Electrónica Industrial 2ª Parte BUSES CICLOS DE ACCESO / DIAGRAMAS DE TIEMPO La información (datos o instrucciones) debe llegar a la CPU usando los BUSES para que pueda ser procesada Diagramas de tiempos 16

17 BUSES CICLOS DE ACCESO / DIAGRAMAS DE TIEMPO Mecanismo para ralentizar el acceso de la CPU desde el periférico: Estados de espera 17

18 La estructura básica del sistema empotrado añade periféricos de comunicación al sistema microprocesador para interactuar con otros sistemas 18

19 Juegos de instrucciones Ancho fijo: Todas las instrucciones tienen el mismo tamaño Más fácil de decodificar Aquitecturas RISC : MIPS, PowerPC, SPARC, ARM Ancho variable: Las instrucciones tienen un ancho variable Ocupan menos en memoria y cachés Arquitecturas CISC : IBM 360, x86, Motorola 68k, VAX Mayoría de ancho fijo o comprimidas: Ej: MIPS16, THUMB (sólo dos formatos 2 y4 bytes) PowerPC y algunos VLIWs (Se guardan las instrucciones comprimidas y se descomprimen en la caché de instrucciones) 19 (Very) Long Instruction Word: Múltiples instrucciones en un paquete de tamaño fijo Ej: Multiflow, HP/ST Lx, TI C6000

20 El diseño de los sistemas microprocesadores se encuentra en plena evolución. Cuando los límites planteados por la frecuencia de reloj y la escala de integración de los circuitos microelectrónicos se convierten en insalvables, se buscan nuevas formas de aumentar la potencia de procesamiento del sistema, explotando al máximo la tecnología existente. En la actualidad, la clave para conseguir sistemas de mayor rendimiento recae en la habilidad de explotar el paralelismo en la ejecución de las instrucciones por parte de la CPU. 20