DISEÑO DIGITAL CON VHDL.

Transcripción

1 Planeación 2014 Ingeniería Electrónica 1 DISEÑO DIGITAL CON VHDL. CICLO: AGOSTO - DICIEMBRE 2014 Ing. Miguel Angel Mendoza Mendoza Ingeniero en Electrónica. miguel.angel.ing.1212@gmail.com.

2 Planeación 2014 Ingeniería Electrónica 2 Calendario FIGURA 1. CALENDARIO 2014.

3 Planeación 2014 Ingeniería Electrónica 3 Evaluación. La evaluación de la materia por ser teórico - practica se distribuirá como se muestra en la siguiente tabla. Tabla 1. Teoría (50%) Campo Valoración Descripción Prácticas 70% Examen escrito o práctico. Trabajos, Reportes, Investigación y Trabajos en clase. 20% Tareas, ensayos, reportes, ejercicios y otros entregables. Participación 5% Participación en clase, exposiciones, interpretación de contenido, etc. Extras 5% Entrega puntual de trabajos, puntualidad, esfuerzo, puntos extras, etc. Tabla 2. Laboratorio (50%) Laboratorio (50%) Valoración Descripción Práctica 100% Actividades de laboratorio. Penalizaciones -10% Penalización por dia de retraso.

4 Planeación 2014 Ingeniería Electrónica 4 Unidad I. Programación VHDL. Semana 1(17-21 Agosto): 1.1 Elementos del lenguaje VHDL Elementos sintácticos del VHDL Operadores y expresiones en VHDL Tipos de datos Subtipos de datos 1.2 Declaraciones básicas de objetos Declaración de constantes Declaración de variables Declaración de señales Declaración de ficheros. Semana 2 (24-28 Agosto): 1.3 Declaraciones concurrentes Declaración de entidad Declaración de arquitectura Diferentes tipos de arquitecturas (Estructural, Flujo de datos y Funcional) Ejemplos de descripción flujo de datos Semana 3 (31 Agosto - 04 Septiembre): Materia 1.4 Ejemplos de declaraciones secuenciales

5 Planeación 2014 Ingeniería Electrónica Ejemplos de diagramas de máquinas de estado. Semana 4 (07-11 Septiembre): 1.5 Funciones y subprogramas Declaración de procedimientos y funciones Subprogramas Paquetes Bibliotecas 1.6 Programación de FPGA s o CPLD S en una aplicación. Unidad II. Máquinas de Estados Finitos. Semana 5 (14-18 Septiembre): 2.1 Modelo de Mealy y Modelo de Moore. 2.2 Representación de los modelos Mealy y Moore en diagramas de estado y diagrama ASM. Unidad III. Memorias. Semana 6 (21-25 Septiembre):

6 Planeación 2014 Ingeniería Electrónica Diseño de máquinas de estados finitos tipo Mealy y tipo Moore utilizando VHDL Obtención de la tabla de estados Obtención de la tabla de excitación Obtención de las ecuaciones de excitación Programación dearchivo.vhd Simulación del archivo.vhd Obtención del archivo.jed Programación del PLD o FPGA. Semana 7(28 Septiembre - 02 Octubre): 3.1 Fundamentos de sistemas numéricos Sistema de numeración hexadecimal Operaciones aritméticas en el sistema hexadecimal. 3.2 Conceptos de memorias Terminología de memorias Operación general de memorias Tipos de memorias Unidad IV. Arquitectura de Procesadores. Semana 8 (05-09 Octubre): Estructura interna de una celda memorias Ciclos de lectura/escritura Interconexión de memorias Aplicaciones de memorias en la lógica combinacional y secuencial

7 Planeación 2014 Ingeniería Electrónica 7 Semana 9 (12-16 Octubre): 4.1 Estructura y funcionamiento de una ALU Registro de estado Operaciones con datos de memoria y registros Operaciones con punto flotante y fijo. Semana 10 (19-23 Octubre): 4.2 Descripción de una ALU con VHDL. 4.3 Arquitectura Von Neumann Arquitectura de los Microprocesadores. 4.4 Arquitectura Harvard Arquitectura de los Microprocesadores. Unidad IV. Diseño con VHDL. Semana 11 (26-30 Octubre):

8 Planeación 2014 Ingeniería Electrónica 8 Programación y herramientas de creación de un proyecto complejo. Semana 12 (02-06 Noviembre): Programación y herramientas de creación de un proyecto complejo. Semana 13 (4-8 Mayo) (17-21 Noviembre): Semana 14 (09-13 Noviembre): Semana 15 (16-20 Noviembre):

9 Planeación 2014 Ingeniería Electrónica 9 Nivelaciones y Extraordinarios. Semana 16 (23-27 Noviembre): Nivelaciones. Extraordinarios. Semana 17 (30 Noviembre - 04 Diciembre): Entrega de resultados.