CURSO DISEÑO DE SISTEMAS DIGITALES MEDIANTE VHDL PARA SU IMPLEMENTACIÓN CON FPGAS. 40 horas (15 horas teoría + 25 horas práctica)

Transcripción

1 CURSO DISEÑO DE SISTEMAS DIGITALES MEDIANTE VHDL PARA SU IMPLEMENTACIÓN CON FPGAS 40 horas (15 horas teoría + 25 horas práctica) OBJETIVOS Aprendizaje del lenguaje VHDL para el diseño de sistemas digitales sobre dispositivos lógicos programables (FPGA). - Adquirir una base sólida de fundamentos del lenguaje VHDL. - Aprendizaje del proceso de diseño de sistemas complejos con VHDL para su implementación con FPGAs de Altera mediante la herramienta Quartus II. - Desarrollo de bancos de pruebas para la simulación con VHDL. - Realización de ejemplos prácticos de sistemas digitales con VHDL, usando máquinas de estado, contadores, registros de desplazamiento, circuitos aritméticos, memorias de tipo ROM, RAM, FIFO y lógica de interconexión e control. - Instanciación de componentes propios de las bibliotecas de Altera incluidas en la herramienta Quartus II en los sistemas digitales descritos en VHDL. - Diseño de bibliotecas de componentes propios en VHDL para su posterior utilización en otros proyectos. - Recomendaciones de diseño con VHDL para síntesis con FPGAs. - Análisis de las opciones de síntesis, asignación de recursos, posicionamiento y enrutado más adecuadas para la implementación de los sistemas digitales descritos con VHDL en FPGAs de Altera mediante la herramienta Quartus II. - Realización de ejemplos prácticos de sistemas digitales de complejidad media-alta mediante la herramienta Quartus II. Curso Diseño con VHDL para FPGAs de Altera. Programación 1/5

2 DISEÑO DE SISTEMAS DIGITALES MEDIANTE VHDL PARA SU IMPLEMENTACIÓN CON FPGAS PROGRAMA TEMA 1 (1 h. teoría). INTRODUCCIÓN AL DISEÑO DE SISTEMAS DIGITALES MEDIANTE LÓGICA PROGRAMABLE (PLDs Y FPGAs) Introducción Definición y clasificación de los Circuitos de Lógica Programable Características generales de los Circuitos de Lógica Programable Fases del diseño de sistemas digitales mediante Circuitos de Lógica Programable Ventajas de los Circuitos de Lógica Programable Aplicaciones de los Circuitos de Lógica Programable Análisis comparativo Circuitos de Lógica Programable frente a circuitos digitales estándar Circuitos de Lógica Programable frente a circuitos semimedida. TEMA 2 (2 h. teoría). ARQUITECTURAS DE LAS FPGAs DE ALTERA Introducción Recursos lógicos Recursos de interconexión Arquitectura de las FPGAs de la familia Cyclone de Altera Recursos lógicos: Recursos de interconexión Tecnología y métodos de configuración Otras características Arquitectura de las FPGAs de la familia Stratix de Altera Recursos lógicos: Recursos de interconexión Tecnología y métodos de configuración Otras características. TEMA 3 (8 h. teoría + 4 h. práctica). Lenguaje VHDL Lenguajes de descripción del hardware (0 5 h) Introducción Génesis Características Aplicaciones Limitaciones El lenguaje VHDL Ventajas de VHDL para el diseño de sistemas digitales Otros lenguajes de descripción del hardware Fundamentos de VHDL (0,5 h) Fundamentos de una descripción Entidades y arquitecturas Bibliotecas y paquetes Configuraciones VHDL concurrente y secuencial Metodología de diseño con VHDL Curso Diseño con VHDL para FPGAs de Altera. Programación 2/5

3 3.3.- Elementos de lenguaje (1 h) Identificadores Delimitadores Comentarios Tipos de datos Nuevos tipos y subtipos Literales Operadores Objetos Declaraciones básicas (1 h + 1 h prácticas) Entidades Arquitecturas Descripciones simples Constantes, variables y señales Modos y asociación de puertos Sentencias assert y report VHDL concurrente y secuencial (1 h + 1 h prácticas) Sentencias concurrentes Sentencias secuenciales Alcance y visibilidad de objetos Declaraciones avanzadas (1,5 h) Subprogramas Lógica multivaluada Señales Atributos Alias Sobrecarga de funciones y operadores Funciones de resolución Sentencia generate Conversión de tipos. Conversiones explícita e implícita Paquetes y bibliotecas (0,5 h) Paquetes Bibliotecas Alcance y visibilidad de las declaraciones Configuraciones Análisis y simulación de un diseño (1 h) Concepto de unidad de diseño Compilación Elaboración Curso Diseño con VHDL para FPGAs de Altera. Programación 3/5

4 Modelo de tiempo Ciclo de simulación Creación de un banco de pruebas para simulación Introducción general a la Síntesis (1 h) Introducción. La síntesis en el proceso de diseño Herramientas de síntesis Flujo de la síntesis Código VHDL sintetizable VHDL no sintetizable Síntesis guiada Verificación formal Descripción de circuitos sintetizables (2 h prácticas). Descripción de circuitos combinacionales. o Decodificadores. o Codificadores. o Multiplexores. o Demultiplexores. Descripción de circuitos secuenciales. o Registros. o Registros de desplazamiento. o Contadores. o Máquinas de estado. o Memorias. Descripción de circuitos aritméticos. o Sumadores. o Restadores. o Multiplicadores. o Divisores. TEMA 4 (2h. teoría + 6 h. práctica). HERRAMIENTA DE DISEÑO QUARTUS II DE ALTERA Introducción. Diagrama de flujo general de la herramienta Quartus II Captura de esquemáticos. Biblioteca de componentes para esquemático de Quartus II. Realización de un nuevo componente a partir de un esquemático Utilización del editor HDL Inclusión de un componente HDL en un esquemático Simulación funcional Síntesis del sistema digital diseñado Opciones de síntesis para las FPGAs de la familias Cyclone y Stratix de Altera Informes de síntesis para las FPGAs de la familia Cyclone y Stratix de Altera Implementación del sistema digital diseñado Opciones de implementación para las FPGAs de la familias Cyclone y Stratix de Altera Informes de implementación para las FPGAs de la familia Cyclone y Stratix de Altera Utilización del editor de FPGAs Simulación temporal Análisis de retardos mediante el fichero de informe de retardos Placas de desarrollo basadas en FPGAs de Altera Obtención del fichero de configuración. Curso Diseño con VHDL para FPGAs de Altera. Programación 4/5

5 Programación de la FPGA Comprobación del circuito Programación de una memoria de configuración Realización de un ejemplo tutorial. TEMA 5 (2 h. teoría + 2 h. práctica). DISEÑO DE SISTEMAS DIGITALES COMPLEJOS CON FPGAs Introducción Diseño de sistemas digitales mediante Circuitos Digitales Configurables Diseño jerárquico Metodología top-down Metodología bottom-up Recomendaciones para el establecimiento de una organización jerárquica adecuada Síntesis incremental. Compilación incremental Ejemplos Diseño trasladable a otras tecnologías Diseño independiente de la tecnología. Ventajas e inconvenientes Diseño dependiente de la tecnología. Ventajas e inconvenientes Ejemplos Diseño temporal Diseño asíncrono. Ventajas e inconvenientes Diseño síncrono. Ventajas e inconvenientes Diseño autosincronizado. Ventajas e inconvenientes Ejemplos Diseño síncrono Razones para la elección de una metodología de diseño síncrona Normas de diseño de sistemas digitales síncronos mediante FPGAs Utilización adecuada de las señales de reloj Utilización adecuada de las señales de puesta en estado inicial ( reset ) Utilización adecuada de las señales de habilitación de reloj ( clock enable ) Sincronización de entradas. Metaestabilidad Sincronización de transferencias de datos entre sistemas con diferente señal de reloj Ejemplos. TEMA 6 (13 horas práctica). REALIZACIÓN DE SISTEMAS DIGITALES DE COMPLEJIDAD MEDIA-ALTA. - Circuito de lectura de un teclado PS2. - Realización de periféricos de microprocesadores (UART RS-232). - Generador digital de señales. Curso Diseño con VHDL para FPGAs de Altera. Programación 5/5