Circuitos lógicos MSI Combinacionales

Transcripción

1 Departamento de Electrónica Electrónica Digital Circuitos lógicos MSI Combinacionales Facultad de Ingeniería Bioingeniería Universidad Nacional de Entre Ríos 1

2 Temario Decodificadores / Conversores de código Codificadores Multiplexores Demultiplexores Circuitos aritméticos 2

3 Conceptos conocidos (acerca de los circuitos combinacionales) Entrada t(n) circuito combinacional salida t(n) información circuito de decisión decisión La relación entre la entrada y la salida puede expresarse mediante una función lógica La salida en un instante dado depende exclusivamente del valor de las entradas en ese instante Un circuito combinacional presenta un retardo entre la entrada y la salida El retardo depende del tipo de compuertas, su nº de entradas y el camino (nivel) del circuito 3

4 Decodificadores Identifican el código a la entrada. Aceptan un código de entrada de m bits y producen un estado activo en una sola de n líneas de salida. Tabla de verdad de un decodificador binario Entradas (código) Salidas decodificadas E m-1 E 1 E 0 S n-1 S 2 S 1 S m

5 Tipos de decodificadores Decodificadores binarios: m entradas y n = 2 m salidas Formas comerciales clásicas: 2 a 4 3 a 8 (octal) 4 a 16 (hexadecimal) Decodificadores BCD a decimal: 4 entradas y 10 salidas Decodificadores conversores de código Decodificadores de BCD a 7 segmentos: 4 entradas y 7 salidas 5

6 Aplicaciones típicas Decodificación de contadores Control de la habilitación de otros dispositivos: Memorias Registros Latches Generación de funciones lógicas Decodificación de líneas de dirección de memorias EN REGISTRO Código de selección DECODER EN REGISTRO EN REGISTRO 6

7 Decodificador binario A B S 0 S 1 S 2 S 3 Circuito esquemático A S 0 = B A S 1 = B A B S 2 = B A S 3 = B A 7

8 Decodificador binario con entrada de habilitación A B G S0 S1 S2 S3 Circuito esquemático A S 0 = G B A S 1 = G B A B G S 2 = G B A S 3 = G B A 8

9 Formas comerciales Formas comerciales Decodificadores 2 a 4 74x139: Dual 2 to 4 Decoder / Demultiplexer 74x155: Dual 2 to 4 Line Decoder / 3 to 8 Line Decoder 9

10 Decodificadores 3 a 8 74x138: 3 to 8 line decoder Formas comerciales Tabla de funcionamiento Pin-out 10

11 Formas comerciales Circuito esquemático

12 Decodificador decimal (BCD) 74x42: 4-line BCD to 10-line decimal decoder Formas comerciales 12

13 Expansión de decodificadores Ejemplo #1: Decodificador de 3 a 8 con decodificadores de 2 a Decoder 3 8 Decoder Decoder #1 (74x139) A B G S 0 S 1 S 2 S 3 /DEC0 /DEC1 /DEC2 /DEC3 E 0 E 1 E 2 A B G S 0 S 1 S 2 S 3 /DEC4 /DEC5 /DEC6 /DEC7 Decoder #2 (74x139) 13

14 Ejemplo #2: Decodificador de 4 a 16 con 138 (3 a 8) 14

15 Aplicación : Generación de funciones lógicas Aplicaciones A S 0 = B A (00) S 1 = B A (01) B S 2 = B A (10) S 3 = B A (11) Circuito de un decoder 2 a 4 Qué falta para poder expresar una función lógica? 16

16 Ejemplo usando un decodificador 3 a 8 activo por ALTO Aplicaciones f = X/. Y/. Z/ + X/.Y. Z/ + X. Y. Z/ (X es el MSB) f ( 0, 2, 6) x, y, z Z Y X A B C Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 f Decodificador 3 a 8 17

17 Aplicación #3: Decodificación de contadores Aplicaciones CLK Contador binario Decoder 19

18 Decodificadores BCD a 7 segmentos (Conversores de código) 4 DECODER BCD-7seg 7 (8) D C B A a b c d e f g

19 Formas comerciales CD4511: BCD to 7 Segment Latch / Decoder / Driver Formas comerciales 23

20 Formas comerciales 24

21 Codificadores Identifican la línea de entrada activa y producen un código equivalente a la salida. Y0 = I1 + I3 + I5 + I7 Y1 = I2 + I3 + I6 + I7 Y2 = I4 + I5 + I6 + I7 32

22 Aplicación #1: Manejo de solicitudes de servicio Aplicaciones Dispositivo #1 Dispositivo #2 Dispositivo #3.. Dispositivo #8 8 P C Dispositivo #1 Dispositivo #2 Dispositivo #3 8 Encoder 8 a 3 3 P C.. Dispositivo #8 33

23 Activación simultánea de solicitudes Caso: I2 e I4 son ALTAS Y0 = I1 + I3 + I5 + I7 Y1 = I2 + I3 + I6 + I7 Y2 = I4 + I5 + I6 + I7 Salida = 110 (Y2Y1Y0) 6 10 Codificadores de prioridad (priority encoders) Asigna prioridad a las entradas el encoder produce la salida del solicitante de prioridad más alta. 34

24 Variables H intermedias en el circuito: Hi = 1 sólo si Ii es la entrada = 1 de más alta prioridad H7 = I7 H6 = I6. I7/ H5 = I5. I6/. I7/ H4 = I4. I5/. I6/. I7/ H3 = I3. I4/. I5/. I6/. I7/ H2 = I2. I3/. I4/. I5/. I6/. I7/ H1 = I1. I2/. I3/. I4/. I5/. I6/. I7/ H0 = I0. I1/. I2/. I3/. I4/. I5/. I6/. I7/ Variables de salida: A2 = H4 + H5 + H6 + H7 A1 = H2 + H3 + H6 + H7 A0 = H1 + H3 + H5 + H7 Caso: I2 e I4 son ALTAS H7 = H6 = H5 = 0 H4 = 1 H3 = 0 H2 = 0 H1 = H0 = 0 A2 = 1 A1 = 0 A0 = (4 10 ) Si ninguna entrada es 1 IDLE = 1 IDLE = (I0 + I1 + I2 + I3 + I4 + I5 + I6 + I7)/ IDLE = I0/. I1/. I2/. I3/. I4/. I5/. I6/. I7/ 35

25 Aplicación #2: Codificación de teclados Aplicaciones 74x147: codificador de prioridad 10 a 4 (Entradas / salidas activas por BAJO) 37

26 Aplicación #3: Central de enfermería en UCI o internación Aplicaciones Llamadores (16) Encoder (4) Decoder Indicadores (16) Camas Office 38

27 Formas comerciales 74x147: codificador de prioridad 10 a 4 (74x148: codificador de prioridad 8 a 3) CD4532: CMOS 8-Bit Priority Encoder Formas comerciales

28 Multiplexores 42

29 E 3 B A Multiplexor de 4 canales E 0 S E 1 E 2 El nivel lógico a la salida es el de la entrada E i seleccionada 43

30 Circuito lógico E 3 E 2 E 1 S E 0 B S = A B E 0 + B A E 1 + BA E 2 + BA E 3 A

31 Formas comerciales Formas comerciales Multiplexores 8 canales (74x151, 4051) Multiplexores de 2 y 4 canales (múltiples) Dobles de 4 canales (4 líneas a 1) (74x153, 4052) Cuádruple de 2 canales (2 líneas a 1) (74x157) Triples de 2 canales (4053) Multiplexores analógicos (4051) 45

32 74x151: multiplexor de 8 canales 46

33 74x153: doble multiplexor de 4 canales 47

34 Expansión de multiplexores Multiplexor de 32 a 1 con mux de 8 canales (74x151)? 32 MUX selección Cuántos bits de selección se requieren? Cuántos CIs 74x151 se necesitan? 49

35 Aplicaciones Aplicaciones Generación de funciones lógicas Direccionamiento de datos Conversión paralelo a serie Expresión de un mux de 2 canales: S = A B E 0 + B A E 1 + BA E 2 + BA E Qué falta para poder expresar una función? Estado lógico para cada combinación de entrada E0 E1 E2 E3 S B A Función generada Variables lógicas de la función 50

36 Aplicación: Generación de funciones (caso #1) Aplicaciones F = X/ Y/ Z/ + X/ Y/ Z + X Y/ Z/ + X Y Z/ + X Y Z F x, y, z (0,1,4,6,7) "1" "0" Minitérminos E0 E1 E2 E3 E4 E5 E6 E7 C B A S F Función generada X Y Z Variables Qué se aplica a las entradas de selección si se requiere generar periódicamente la función F? 51

37 Aplicación: Conversión de datos paralelo - serie Aplicaciones CLK Dato paralelo Registro ó Latch (PIPO) Multiplexor Dato serie Selección 54

38 Aplicaciones Central de monitoreo en UCI Frecuencia cardiaca NIBP Temperatura Frecuencia respiratoria 55

39 Cabecera de cama Aplicaciones CLK Temperatura Presión arterial Frecuencia cardiaca Registro PISO Registro PISO. Registro PISO. Multiplexor Contador (selección) Dato serie 56

40 Aplicación: direccionamiento de datos Aplicaciones Contador asíncrono ascendente / descendente Q 0 Q 1 Q 2 Q 3 1 Clock T Q CLK Q T CL K Q Q T CL K Q Q T CL K Q Q ASC - DESC/ ASC/DESC = 1: ascendente ASC/DESC = 0: descendente 57

41 Multiplexores analógicos (llaves analógicas) Permiten controlar digitalmente el paso de una señal 58

42 Formas comerciales Formas comerciales 4051: Single 8-channel analog multiplexer/demultiplexer 4052: Two 4-channel multiplexers 4053: Three single-pole/double-throw (SPDT) switches 59

44 Formas comerciales

45 Aplicación: Amplificador de ganancia programable Aplicaciones PC µp µc 63

46 Selección de ganancia Aplicaciones

47 Demultiplexores Entrada (D) DEMUX 2 n salidas n entradas de selección 68

48 Circuito lógico de un demux D (datos) O 3 = D. (S 2. S 1 ) O 2 = D. (S 2. S 1 /) O 1 = D. (S 2 /. S 1 ) O 0 = D. (S 2 /. S 1 /) S 1 S 0 A S 0 = G B A S 1 = G B A Circuito lógico de un decoder con habilitación B G S 2 = G B A S 3 = G B A 69

49 Formas comerciales Formas comerciales 74x138: 3 to 8 line decoder / demultiplexer 74x139: dual 2 to 4 decoder / demultiplexer 4051: Single 8-channel analog multiplexer / demultiplexer

50 El decoder como demux Ejemplo con el x138 Aplicaciones Selección de canal Salida Dato 71

51 Demultiplexores analógicos Amplificador de ganancia programable 74

52 Concepto de Bus: línea común de datos fuente destino 76

53 Comparadores Comparadores con compuertas DIFF: (ALTA) si los números son diferentes 77

54 Formas comerciales Formas comerciales 74x85: comparador de 4 bits 4585: comparador de 4 bits 74x682: comparador de 12 bits Pin-out y diagrama de bloque del

55 Cascada para comparar dos datos (A y B) de 12 bits Aplicaciones 81

56 Sumadores y restadores Sumadores medio y completo (half adder y full adder) S = X Y CIN COUT = X. Y + X. CIN + Y. CIN 83

57 Sumadores iterativos 84

58 Formas comerciales Formas comerciales 74x283: Sumador binario de 4 bits 86

59 ALU- Arithmetic-Logic Unit (Unidad Aritmético-Lógica) Circuito combinacional que puede efectuar cualquier operación lógica y aritmética en un par de operandos. Parte de la unidad central de proceso (CPU) de los microprocesadores. Operandos Selección de función: 3 a 5 bits Símbolo esquemático de una ALU típica Salidas (resultado, carry)

60 Formas comerciales Formas comerciales 74x181: ALU de 4 bits Operandos: 4 bits 4 entradas de selección de función: 16 funciones M: tipo de operación (aritmética o lógica) Velocidad de operación: 11 ns 89

62 LCD - Liquid Cristal Displays LCD 2 x 16 Ventajas Bajo consumo Versatilidad: números, caracteres y gráficos Monocromáticos y en colores Con o sin luz de fondo (Backlight) Diseños atractivos y con más información Controlados por comandos (displays inteligentes ) Desventajas Angulo de visión Brillo 93

63

64 Manejo de un display LCD de 7 segmentos Encendido de un segmento Aplicando una señal alterna entre el segmento y el plano posterior, común a todos los segmentos (backplane - BP). Apagado de un segmento Cuando no existe diferencia de potencial entre el segmento y el backplane Señal alterna aplicada Cuadrada (desfasada entre el segmento y el BP) Cuadrada 40 Hz Control 1 2 U1a 3 74ALS136N segmento backplane

65 CIs manejadores de LCD de 7 segmentos (LCD drivers): CD4511: BCD to 7 Segment Latch / Decoder / Driver Formas comerciales 1 2 a b 6 Número BCD Decoder BCD 7 segmentos c d a b a,b,...g display backplane Control (cuadrada) 9 10 c 8 Decoder BCD a 7 segmentos con XOR en las salidas para desfasar una señal cuadrada externa. 96

66 4056: BCD to 7 segment decoder/driver with strobed latch function Formas comerciales 97

67 Manejo de un display LCD inteligente 98

68 Interfase de pines 99

69 Tabla de instrucciones 100

70 Tabla de caracteres 101

71 Familias digitales 103

72 FIN 104

73 Problemas con la decodificación (glitches) Clock Salidas de FFs A/ D 0 B/ C/ D 0 D 2 A/ B C/ D 2 105